登录

最新会员 最新下载

成为了本站VIP会员

04月25日 21:33

成为了本站VIP会员

04月23日 14:46

成为了本站VIP会员

04月18日 20:09

成为了本站VIP会员

04月18日 18:37

成为了本站VIP会员

04月18日 18:25

成为了本站VIP会员

04月18日 17:16
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:不限
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 基于altera系列芯片lvds接口的fpga设计 verilog源码

基于altera系列芯片lvds接口的fpga设计 verilog源码-Series altera-based chip interface lvds source fpga design verilog

1
下载
20
浏览
2023-08-31发布

2. 非常好的SDRAM Controller 设计文档。工程必备

非常好的SDRAM Controller 设计文档。工程必备-SDRAM Controller Design of a very good document. Works required

1
下载
19
浏览
2023-08-30发布

3. based on the nios ii drive the gpa module of altera de1 develop board,it s only...

基于NIOS驱动ALTERA DE1开发板的GPS模块工程-based on the nios ii drive the gpa module of altera de1 develop board,it s only a reference project

1
下载
21
浏览
2023-08-30发布

4. XLINX V5 芯片的DDR SDRAM参考设计

The xapp851.zip archive includes the following subdirectories. The specific contents of each subdirectory below:   tl   - HDL design files   sim   - simulation files   synth - Synthesis related files   par   - Place/Route related files 以及DDR SDRAM控制器设置.pdf文件

1
下载
16
浏览
2023-08-29发布

5. 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设...

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。-NC divider output signal frequency is a function of input data. Using traditional methods of design, process and circuit design are complex and can modify the design of the results are poor and portability. NC VHDL divider based on the design, the whole process simple, fast, easy to modify, strong portability. He can use preset number of parallel addition and subtraction counter counter to achieve. Widely used in electronic equipment, musical instruments and other digital electronic systems.

1
下载
18
浏览
2023-08-29发布

6. verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡

verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡-basis of comparison of the tutorial Verilog Ha ha ah novice learn Rural U.S. Data Works

2
下载
21
浏览
2023-08-29发布

7. 音频最新项目

音频编解码器 (ADPCM 1 位)代码是准备 Altera 旋风 II DE1 起动器板和它进行了测试,您可以修改代码,并使用它们在任何项目中。岩心描述:采样频率: 44100hz频道: 立体声比特率: 1 位每 Sample(So it is: 44.1 * 2 = 88.2kbps)压缩比: 16: 1VHDL 代码包括:1 位 ADPCM Decoder(x2)、 I2S Driver(x1)、 I2C Driver(x1)、 快闪记忆体 Driver(x1),键盘 Driver(x1)、 LED Bar(x1)、 容量和配置 Engine(x1)。Codec(Encoder/Decoder) 是可以使用它来编码 PCM 原始的波形文件,然后刻录的 Win32 应用程序中可用 *。DJ 文件到闪光灯,确保 flash 不是已经清楚 (你可以使用 EDK 控制面板来清除和程序 flash) 在 FPGA 上运行的代码。那里是没有专利或版权,这免费的每个人在任何项目中使用。

1
下载
19
浏览
2023-08-28发布

8. coreahblite代码

amba ahblite总线时序转并口时序,可访问sram/flash/mram,适用于smartfusion2系统,arm内核对外进行数据访问。

1
下载
16
浏览
2023-08-27发布

9. 8085汇编实现计算器

使用 7 赛格 LED 显示屏车载 (地址和数据字段) 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 (为激励标记!!) 还提供以下附加功能: (a) 一个计时器设施 (提供启动和停止按钮),找到一个事件所需的时间。 (b) 一个报警设施 (设置和重置警报)。我们可以有多个闹钟吗? 我们可以在哪里显示的短 (神秘) 消息提醒吗? (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。

1
下载
15
浏览
2023-08-27发布

10. E1(一级欧洲传输标准)

E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)

1
下载
18
浏览
2023-08-26发布

11. vhdl coding for Carry Select Adder

这是一个vhdl代码的进位选择加法器及其工作100%。

1
下载
17
浏览
2023-08-26发布

13. ECC密码体制在VHDL

这段代码是用VHDL解释椭圆曲线密码术的。这段代码包含了使用FPGA板进行ECC加密的必要算法! ;

1
下载
20
浏览
2023-08-26发布

14. This is a realization of I2C interface VHDL module, I2C protocol to achieve

这是一个I2C接口的VHDL实现模块,实现I2C协议-This is a realization of I2C interface VHDL module, I2C protocol to achieve

1
下载
18
浏览
2023-08-26发布

15.  M4A564/32 CPLD VHDLA程序,调试可用,51扩展.

 M4A564/32 CPLD VHDLA程序,调试可用,51扩展.-M4A564/32 CPLD VHDLA procedures, debugging is available, 51 to expand.

1
下载
18
浏览
2023-08-25发布

16. 基于fpga的fskpsk信号产生器,可实现对1.2kHz和2.4kHz正弦波的采样...

基于fpga的fskpsk信号产生器,可实现对1.2kHz和2.4kHz正弦波的采样-based on the fpga and fskpsk signal generator,can achieve sample to the 1.2kHz and 2.4kHz sin wave

1
下载
17
浏览
2023-08-25发布

17. 以太网总线源代码,里面有详细的文档说明,已经过FPGA验证。...

以太网总线源代码,里面有详细的文档说明,已经过FPGA验证。-Ethernet bus source code, which has a detailed document that has been FPGA verification.

1
下载
19
浏览
2023-08-25发布

18. 96x96数字复用/解复用SPI

96x96 Digital MUX/DEMUX via SPI

1
下载
22
浏览
2023-08-24发布

19. 具有桥式结构的传感器很多,如利用应变原理、磁电阻原理和其他变电阻原理的传感器,可以实现对压力、位移、加速度、磁场等物理量的测试。这种结构的差分输出可以增加灵敏度...

具有桥式结构的传感器很多,如利用应变原理、磁电阻原理和其他变电阻原理的传感器,可以实现对压力、位移、加速度、磁场等物理量的测试。这种结构的差分输出可以增加灵敏度,也有一定抵消外加干扰的能力。而且有的虽不是差分输出,比如电阻分压式的输出,可以认为是“半桥”,我们还可以人为的加上另一半,即加上一对精密电阻和一个电位器组成另一个分压电路,形成差分输出。每次调节电位器使差分输出为0,抵消零磁电压。-Bridge structure with many sensors, such as the use of contingency theory, the principle of magneto-resistance and other variable resistance sensor principle can be achieved on the pressure, displacement, acceleration, magnetic field, such as physical tests. The structure of the differential output can increase sensitivity, but also have some ability to offset the additional interference. And some is not a differential output, such as pressure resistance of the output type, you can think is

1
下载
18
浏览
2023-08-23发布

20. 使用 fpga 斯巴达在 xilinx 的 SD 卡

它工作斯巴达。 使用 xilinx ise 在斯巴达 6e 效果很好

1
下载
13
浏览
2023-08-23发布