登录

最新会员 最新下载

成为了本站VIP会员

04月23日 14:46

成为了本站VIP会员

04月18日 20:09

成为了本站VIP会员

04月18日 18:37

成为了本站VIP会员

04月18日 18:25

成为了本站VIP会员

04月18日 17:16

成为了本站VIP会员

04月18日 09:16
已选条件
  1. 编程语言:VHDL
  2. 代码类别:软件测试
  3. 发布时间:不限
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. DDR3读写

  MIG IP控制DDR3读写测试,于MIG IP核用户接口时序较复杂,这里给出扩展接口模块用于进一步简化接口时序。(MIG IP controls DDR3 reading and writing tests, and the time sequence of MIG IP kernel user interface is more complex.)

23
下载
183
浏览
2018-03-28发布