登录
首页 » Verilog » FPGA硬件实现数字时钟

FPGA硬件实现数字时钟

于 2022-01-21 发布 文件大小:1.29 MB
0 43
下载积分: 2 下载次数: 1

代码说明:

数字时钟:数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。 另外让我想到实验三的任务四就类似与做一个数字时钟,0分00秒到9分59秒,当时只是只实现了计数,暂停,清零的功能还有校分和报时的功能没有实现,于是就想自己做一个真正的时钟时分秒都能显示并且能清零、校分、整点报时。 做一个数字时钟,从00时00分00秒到23时59分59秒的数字时钟,其中一个开关管脚可以清零使数码管直接显示00时00分00秒,一个LED管脚整点报时,只要29分或者59分就亮一分钟,两个校分开关管脚一个用来拨快分显示器、一个用来拨慢分显示器,两个校时开关管脚一个用来拨快时显示器、一个用来拨慢时显示器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-LCD
    关于FPGA针对LCD资源配置,及相关电路层次关系(LCD FPGA)
    2012-09-18 22:47:41下载
    积分:1
  • cn1
    在MATLAB的SIMULINK中,用DSPBUILDER实现计数功能,控制LED指示灯.(In MATLAB SIMULINK, DSPBUILDER is used to realize counting function and control LED indicator lamp.)
    2018-08-16 15:35:47下载
    积分:1
  • hgb_pci_host
    说明:  内有一PCI 主 和PCI从,PCI TARGET 都是公开代码的,是工程文件,有仿真工程,使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持: 1、 对目标PCI_T进行配置; 2、 对目标进行单周期读写; 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的!!!软件里面调试仿真了半天,终于调通了,到了下载就突然弹出窗口说包含了有限制的IP CORE,是限制使用的(There is a PCI from PCI proprietors, PCI TARGET is open source, is the project document, there is simulation project, for use. Feel good about the recommendation. The PCI_HOST currently supports: 1, on the target configuration PCI_T 2, on the target for single-cycle read and write 3, can work in the 33Mhz and 66MHZ 4, to support the goals behind to insert a maximum of 10 clock hours of waiting. ALTERA the PCI even charges! ! ! Inside simulation software debugging for a long time, and finally had transferred to the download on the sudden pop-up window that contains a limited IP CORE, is to restrict the use of)
    2008-09-16 18:57:25下载
    积分:1
  • mul24x24
    24位x24位的乘法器 十分详细24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器(24-bit x24-bit multiplier very detailed 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of the multiplication Explorer 24-bit x24 multiplier 24-bit x24-bit multiplier)
    2009-06-08 10:00:58下载
    积分:1
  • matlab
    真是基于matlab的QPSK,格雷码,瑞利衰减信道,加性高斯白噪声仿真(Really based on matlab QPSK, Gray code, Rayleigh fading channel additive white Gaussian noise simulation)
    2021-03-16 22:39:21下载
    积分:1
  • FPGA双口RAM的Verilog代码实现
    本程序是本人按照教程一步一步生成的,内部有textbench可以进行仿真验证。
    2022-03-20 22:15:54下载
    积分:1
  • Example-3-1
    说明:  经过验证的经典实例,完全正确的。适合于入门新手的实例,仅供交流使用。(fpga exampe)
    2009-08-17 22:07:13下载
    积分:1
  • Read_SPI_ADC
    This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 ADC and generates SPI_CLK and SPI_nCS of it and reads 12-bit serial data ADC and returns 12-bit parallel data.
    2015-10-13 14:43:13下载
    积分:1
  • vendingmachine
    vendingmachine vhdl code
    2011-12-03 20:53:39下载
    积分:1
  • LED
    按键控制数码管显示,从0到9显示,八位数码管(Button control digital tube display)
    2017-11-13 20:19:42下载
    积分:1
  • 696522资源总数
  • 104042会员总数
  • 18今日下载