登录
首页 » Verilog » AHB

AHB

于 2022-01-25 发布 文件大小:573.55 kB
0 34
下载积分: 2 下载次数: 1

代码说明:

// 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • RC6-block-cipher-using-VHDL
    VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
    2020-12-01 22:09:26下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • 对EEPROM进行读写的verilog程序
    I2C 作为一种非常通用的总线,其应用范围非常广泛,我们这里用FPGA 来做master 这种应用也非常少见,但是,我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件: 分别例化,I2C_WRITE  和 I2C_READ 两个模块。 其中因为 SDA 信号是双向信号,我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是:产生 16 个数据(如上图起如数据是77,然后,78,79。。。。)一共16位数据一次性写入到EEPROM中。写完成后,延时100ms后启动读功能,读完16个数据后,通过串口以115200的波特率发出去。串口超级终端设置如下:baud:115200,;Hex显示,8bits数据位,1位停止位。
    2022-01-26 03:04:55下载
    积分:1
  • SPI_test
    用FPGA于32进行SPI单向通信,FPGA向32放松发送数据(One-way SPI communication is carried out in 32 with FPGA, and data is sent to 32 with ease by FPGA.)
    2020-06-18 10:40:02下载
    积分:1
  • new
    说明:  vivado2017.4下的串口通信的Verilog源码,一次传输8位,包括发送模块,接受模块,顶层模块(Verilog source code for serial communication under vivado 2017.4, which transmits 8 bits at a time, including sending module, receiving module and top module)
    2020-06-22 20:20:01下载
    积分:1
  • apb timer
    说明:  是基于apb总线下的timer外设的rtl代码,主要包括apb_timer的master逻辑verilog,以及相应的开发文档,包括寄存器的描述,功能特性等。(RTL code is based on timer peripheral under APB bus, which mainly includes master logic Verilog of apb_timer and corresponding development documents, including the description of registers, functional characteristics and so on.)
    2019-01-25 16:54:02下载
    积分:1
  • conv_encoder
    TD-LTE中(3.1.7)咬尾卷积码编码器verilog代码(Tail-biting convolutional code encoder verilog code)
    2014-04-09 11:12:43下载
    积分:1
  • FPGA
    基于FPGA的视觉电生理图像刺激系统的设计(Based on the design of FPGA visual electrophysiology image stimulation system)
    2013-03-08 17:09:29下载
    积分:1
  • 实例
    说明:  FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)
    2020-06-22 22:40:02下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载