登录
首页 » VHDL » Verilog HDL language proficiency of a good cpu code

Verilog HDL language proficiency of a good cpu code

于 2022-10-31 发布 文件大小:755.92 kB
0 47
下载积分: 2 下载次数: 1

代码说明:

veriloghdl语言熟练的一个很好的cpu代码

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL
    FPGA 12864显示程序 VHDL程序!!(FPGA 12864 show program )
    2012-05-30 22:09:54下载
    积分:1
  • vhdl编写的fifo程序
    vhdl编写的fifo程序-VHDL procedures prepared by the fifo
    2022-02-01 01:32:39下载
    积分:1
  • CORDIC算法的FFT实现
    本代码实现了 ; ;CORDIC  ; 算法语言;
    2022-09-09 16:25:03下载
    积分:1
  • PR-QMF
    实现基于matlab的QMFB的完全重建,是一篇经过仿真且经过测试的正确的代码,可用价值比较高。(Based on matlab QMFB the completely rebuilt, is a through simulation and tested the correct code, can be relatively high value.)
    2012-12-14 11:49:30下载
    积分:1
  • 直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为...
    直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为50MHz,由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位,频率字为20,相位字为10,RAM用于存储查找表,其地址位宽为10,数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development environment is QuartusII, the system clock to 50MHz, the work of DDFS generated by PLL clock 166.67MHz, address bit-width of 24-bit frequency word is 20, phase word for 10, RAM used to store look-up table, its address is 10 bits wide, the data is 8 bits wide.
    2022-06-17 05:09:27下载
    积分:1
  • 一篇比较好的spi接口的vhdl实现的参考
    一篇比较好的spi接口的vhdl实现的参考-A relatively good spi interface realize VHDL reference
    2023-05-08 20:50:03下载
    积分:1
  • prtsc
    Program for simulate a prtsc
    2015-09-29 21:54:37下载
    积分:1
  • 跑马灯led_horse vhdl cpldfpga
    跑马灯led_horse vhdl cpldfpga-led_horse vhdl cpldfpga
    2022-12-03 00:40:03下载
    积分:1
  • pong_C5H
    FPGA的经典例程,可以进行移植和借鉴使用(FPGA' s classic routines, can be transplanted and learn to use)
    2011-07-23 10:15:41下载
    积分:1
  • ZEDBOARD
    ZEDBOARD的管脚分配图和约束文件,包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
    2021-03-23 21:19:15下载
    积分:1
  • 696522资源总数
  • 104049会员总数
  • 30今日下载