-
altremote_update_cyclone5
altera remote updata cyclone5 平台例程，无nios核版本(altera remote updata cyclone5 platform routine
do not use nios)
- 2021-04-23 17:38:47下载
- 积分：1
-
iic
说明： 通过iic总线实现数据的读和写，以及基于的modelsim测试。(Through the iic bus to achieve data reading and writing,and based on the modelsim test.)
- 2019-10-08 15:04:32下载
- 积分：1
-
(15-7-2)BCH
Verilog HDL 语言编写的（15，7,2）BCH编码和译码功能(Verilog HDL language (15,7,2) BCH encoding and decoding functions)
- 2020-10-29 11:19:57下载
- 积分：1
-
20190718
uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device
- 2020-06-21 21:40:01下载
- 积分：1
-
设计 verilog 蓝牙模块
蓝牙是一种标准协议的设备 （如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP，开源免费蓝牙基带控制器和高层次软件栈
- 2022-01-21 00:55:09下载
- 积分：1
-
lcd1602_drive
用Verilog实现1602的配置及功能。正确编译与实现(Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right)
- 2011-01-21 16:47:27下载
- 积分：1
-
4 x 4 不能静下来将乘数的源代码保存
我写的源代码
- 2022-03-13 05:19:13下载
- 积分：1
-
代码可以实现时隙交换MT89L80芯片功能，完成256x256个时隙交换
使用Verilog编写代码，实现集成芯片MT89L80的功能，代码配置ram后可以直接使用，完成256x256个时隙交换，其中主要模块包括接收模块、发送模块、cpu接口模块，寄存器配置模块，接续寄存器模块等。
- 2022-09-12 20:55:03下载
- 积分：1
-
Double_Pulse_Test
利用VHDL语言描述出一个双脉冲，可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)
- 2020-11-22 12:29:35下载
- 积分：1
-
RISC 微控制器
RISCMCU 基于功能和 Atmel AVR AT90S1200 RISC 微控制器指令集。
该项目的目的是设计完整的 Atmel AVR AT90S1200。的
微控制器必须能够放入该有针对性的 FPGA 设备，是 Altera
EPF10K20，在 Altera UP1 教育董事会中提供。不能的功能
在 FPGA (模拟比较器、 上拉电阻等) 和哪些不实施
关键的 CPU （看门狗重启等） 的操作将被忽略。
- 2022-07-09 11:32:13下载
- 积分：1
