-
高清电子书-Verilog HDL数字系统设计教程4本合集
说明: 高清电子书4本合集-Verilog HDL数字系统设计教程4本合集(Digital circuit design Verilog HDL digital system design)
- 2021-02-03 16:05:58下载
- 积分:1
-
ad1000芯片配置及数据同步代码
MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电,
采样精度为12位,单通道采样率为1.0GSPS,典型功耗为3.14W。 芯片采用本单位创新研制的
高速采样/保持技术、高速模数信号转换技术及自动校准技术,保证器件的高速度和高动态特
性。 为方便PCB板设计和后级FPGA/ASIC数据采集, MXT2021提供可通过SPI编程配置的LVDS
接口。
- 2022-01-26 06:14:15下载
- 积分:1
-
apb_spi
Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
- 2021-04-06 16:19:02下载
- 积分:1
-
seg7
SEG7数码管显示示例程序,适用于ALTERA的CPLD(SEG7 digital display sample program of ALTERA CPLD)
- 2012-05-31 10:29:25下载
- 积分:1
-
DDR3 SDRAM模块
这是DDR3 SDRAM的控制器内核。
默认配置支持一个64位UDIMM或SO-DIMM
支持1GB,2GB,4GB和8GB的DIMM大小
以最低DDR3传输速率600 MT / s工作
针对Xilinx Spartan 6 FPGA系列进行了优化
在不到1300行的Verilog中实现
支持BC4(Burst chop 4)读写命令和刷新命令
XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作
- 2023-02-11 04:00:04下载
- 积分:1
-
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)
- 2013-10-04 00:41:42下载
- 积分:1
-
FPGA SDRAM读写
SDRAM即同步动态随机存储器,同步是指memory工作需要同步时钟,内部命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断地刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写
- 2022-07-05 13:52:56下载
- 积分:1
-
alarm
闹钟设计,VHDL,源代码。闹钟设计,VHDL,源代码。(Alarm clock design, VHDL, the source code.)
- 2011-05-23 18:30:29下载
- 积分:1
-
sp605 multiboot rdf 0028 13.2 c
sp605_multiboot_rdf0028_13.2_c
主要进行ICAP内部配置,在mutlboot中使用内部接口ICAP,通过state machine 控制ICAP读取 寄存器的状态值。还需要进行bit swap 对指令进行位交换
- 2022-07-11 17:13:54下载
- 积分:1
-
am
说明: 基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)
- 2013-10-14 22:14:56下载
- 积分:1