登录
首页 » Verilog » 基于Basys3的贪食蛇游戏

基于Basys3的贪食蛇游戏

于 2023-03-09 发布 文件大小:3.54 MB
0 40
下载积分: 2 下载次数: 1

代码说明:

基于Digilent Basys3的贪食蛇游戏,Xilinx Aritix7-35T FPGA芯片,用板载按键操作,VGA输出到显示器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDR2芯片控制模块verilog
    ddr2存储器控制模块,大家可以拿去借鉴,其中对DDR2内部时钟刷新本人花了很久的时间。内部时钟频率请各位已经自己芯片情况而定。本人也是新手,代码中有不少地方也许欠妥,大家共同学习,谢谢。
    2022-02-13 11:55:09下载
    积分:1
  • kt1
    基于FPGA的可控100进制可逆计数器,运行环境maxplus(Controlled 100 hex reversible counter FPGA-based operating environment maxplus)
    2012-05-17 12:19:54下载
    积分:1
  • tcd1209+AD994的FPGA驱动代码
    按照手册驱动线阵CCDTCD1209和AD9945,驱动频率10M,板卡时钟30MHz,经PLL分频后输入驱动,该程序在altera cyclone IVE上验证通过
    2022-02-10 07:25:35下载
    积分:1
  • sdrm 仿真模型
    Micron 256Mb SDRAM Verilog model,经无数次验证仿真通过,绝对OK版,能严格的查出你代码中的时序,功能等各种问题。仿真通过后的代码上板子接实际的sdrm也是一次性通过哦!
    2022-02-11 18:27:28下载
    积分:1
  • Verilog 加法器代码
    这是Verilog的加法器的代码。并且还包括:脉动进位加法器。我希望这将是对你有帮助。
    2022-12-23 13:25:03下载
    积分:1
  • 实现16位可逆逻辑ALU 15作业设计
    应用背景可逆逻辑是一种新兴技术,具有广阔的应用前景,在量子计算。该项目将处理16位可逆算术逻辑单元(ALU)的设计与15  ;操作是提出了利用双佩雷斯门,Fredkin门,toffolli门,DKG闸门与非门。提出了一种新的ALU利用可逆逻辑大门的VLSI结构。ALU是最重要 ;组件的CPU,可以是一个可编程的可逆计算设备,如量子计算机的一部分。& nbsp;第一单位可逆的ALU和第二单位ALU是设计然后16个单位ALU的 ;级联在一起以开展ALU执行LSB操作输入进位ALU执行下一 ;LSB运行。设计和实施在Xilinx 14.4 Verilog验证关键技术众所周知,穆尔的法律将停止功能,更快的东西,因此,有戏剧性的,因此,在微电子领域在不久的将来发生。更快和更复杂的数字系统的建设,电力 ;CMOS电路的功耗已经成为一个备受关注的问题。兰道尔证明,功率损耗是一个完整功能的不可逆电路信息损失 ;不论技术的电路是实现。& nbsp;同时,贝内特显示,为了保持电路耗散功率,它已经由 ;可逆盖茨。可逆电路(大门),有相同数量的输入和输出,有一对一的 ;输入和输出向量的映射关系。因此,输入状态的向量,可以总是唯一的重建,从输出状态的向量。因为没有可逆的概念,真正的低功耗电路不能建立逻辑,各种技术和电路的可逆逻辑最近正在研究。算术逻辑单元(ALU)本质上是一个CPU的心。这允许计算机添加,减去,和执行基本的逻辑运算,例如,或等,因为每一台计算机需要能够做到这些简单功能,它们总是包含在一个处理器中。ALU是组合逻辑电路,可以有一个或多个输入只有一个输出。ALU的输出取决于输入施加在那一瞬间,作为时间的函数,和不在过去的条件。其基本形式是一个简单的ALU的操作数输入,选择输入结果所需的操作和一个输出。ALU的复杂性可能会有所不同从处理器。在一个二进制算术和逻辑运算的可逆三ALU是基础设计。在目前的工作 ;15操作16位ALU设计。
    2022-11-19 17:20:04下载
    积分:1
  • dianzhen(ok)
    驱动8*8点阵块显示汉字,可以自己根据要显示的内容随意更改,已通过验证。(Blocks of 8* 8 dot matrix drive display Chinese characters, you can display the content according to their random changes, has been verified.)
    2010-12-28 16:42:07下载
    积分:1
  • GetCPU
    动态获取CPU使用率源码 可以加到压力测试里(Dynamic access to CPU use the source code )
    2014-06-28 18:56:23下载
    积分:1
  • RS232串口Verilog源码
    资源描述RS232串口Verilog源码,可以直接用于和其他外设或FPGA的串口通讯
    2022-01-26 08:26:44下载
    积分:1
  • Version1
    小波包分解,重构轴承振动信号,Hilbert包络,FFT进行频谱分析,以获得轴承故障频率。(Wavelet packet decomposition, reconstruction of bearing vibration signal, Hilbert envelope, FFT spectrum analysis to obtain the bearing fault frequencies.)
    2013-07-17 11:37:05下载
    积分:1
  • 696522资源总数
  • 104042会员总数
  • 18今日下载