登录
首页 » Verilog » 状态机的显示

状态机的显示

于 2023-04-11 发布 文件大小:226.69 kB
0 41
下载积分: 2 下载次数: 1

代码说明:

此代码是一个状态机(西班牙)对FPGA nexys3 7段显示器显示一个4个字母。该代码是verilog语言进行

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IIC-SOPC
    SOPC系统的I2C代码 直接可用,可作为IP核用到自己的系统中(SOPC system I2C code directly available, can be used as an IP core in your system)
    2010-10-22 09:51:13下载
    积分:1
  • problem
    在学习verilog 中与遇到一些列问题的整理。(this Documentation is about the problem about verilog which is meeted when i was learn FPGA)
    2014-03-07 22:24:19下载
    积分:1
  • forug_2016.03
    说明:  formality2016 userguide
    2019-10-29 14:59:40下载
    积分:1
  • rc6_decryption
    rc6 algorithm designed based on verilog and is verified
    2020-12-01 21:59:28下载
    积分:1
  • rtl_DRAM
    本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.(program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.)
    2006-12-05 11:31:42下载
    积分:1
  • FSM_Robustness_Testing
    基于有限状态机的健壮性测试研究。 关键词:健壮性测试;增强有限状态机;全球平台;安全通道协议(The Research of Robustness Testing Based on FSM)
    2012-09-06 14:08:56下载
    积分:1
  • tlc549adc
    FPGA AD数据采集模块,实现模拟信号到数字信号转换。(FPGA AD data acquisition module, the analog signal to digital signal conversion.)
    2021-04-14 21:08:55下载
    积分:1
  • FIFO
    Simulation and Synthesis Techniques for Asynchronous FIFO Design
    2013-08-27 16:07:08下载
    积分:1
  • fdivision
    在quartus平台下,并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
    2016-08-15 07:45:12下载
    积分:1
  • m5441x
    support for Coldfire m5441x processors.
    2014-09-19 16:13:50下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载