登录
首页 » Verilog » Verilog HDL 4bit_processor

Verilog HDL 4bit_processor

于 2023-04-12 发布 文件大小:41.01 kB
0 37
下载积分: 2 下载次数: 1

代码说明:

RTL码由控制、alu、寄存器、keych模块等组成。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fftverilog
    关于FFT实现的Verilog代码,(FFT realize on the Verilog code,)
    2008-02-28 14:02:22下载
    积分:1
  • FPGAtraining
    远立科技FPGA培训文档,关于GFP项目的一些细节,很好的!(Yuan established FPGA technology training documentation)
    2011-01-11 13:52:10下载
    积分:1
  • 滑动相关 FPGA 实现
    前段时间因项目需要编写了滑动相关运算的FPGA代码,并上板验证ok,现在发出来与大家分享
    2022-01-26 14:38:40下载
    积分:1
  • DA_Test
    说明:  基于CycloneV FPGA与电阻网络的数模转换器代码,能够实现键控更改频率,通过ROM IP核存储波形数据。(Digital to analog converter code based on cyclonev FPGA and resistance network can realize keying change frequency and store waveform data through ROM IP core.)
    2020-03-29 22:36:29下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • 超前进位加法器
    超前进位加法器
    2022-02-10 03:35:42下载
    积分:1
  • xspUSB
    关于usb调试相关测试 代码,用于测试和适配等(usb coding for testing , verigy, for studing usb and fpga)
    2020-06-22 23:00:01下载
    积分:1
  • 在quartus下搭建的数字锁相环
    在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • bujinconrrol
    步进电机定位控制系统,VHDL程序,里面有注释(Stepper motor position control system, VHDL program, there are comments)
    2010-11-27 17:36:34下载
    积分:1
  • USB转RS232
    USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)
    2020-07-01 04:20:02下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载