-
H264 IP 核心写的 Ve
精心编写H.264/AVC 基线解码器 IP 核心。
可以在目录下找到用法说明： trunk/doc/nova_spec.doc
此外包含矢量文件。
Extremmely 容易理解。
- 2023-02-23 11:10:03下载
- 积分：1
-
txt_util
VHDL库，仿真时使用的，包括打印，类型转换等实用的操作(Practical operation VHDL library, using simulation, including print, type conversion, etc.)
- 2014-05-23 13:07:31下载
- 积分：1
-
DDR_SDRAM_verilog
说明： DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的(DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good)
- 2021-03-13 16:39:24下载
- 积分：1
-
Verilog数控分频器的设计
分析参考代码中的各语句功能、设计原理、逻辑功能，根据图1的波形提示，编写相应的Testbench文件代码，并用Modelsim进行仿真（仿真可以跳过时钟分频到100hz进程）。
在此基础上进行硬件验证。实验方法为：将clk接20Mhz时钟信号，rst_n接核心板开关S1，fout接发光二极管SD0，预置值d从DKA0-DKA7输入，改变d的输入，从发光二极管SD0判断输出信号的频率。
- 2022-11-07 09:25:04下载
- 积分：1
-
verilog 串口多字节发送程序
verilog 串口多字节发送程序，波特率计算公式如下：cnt_baud =(1/9600bps)/(1/crystal_frq(Mhz))-1；可以发送多个字节的数据，但是字节数是固定的
- 2023-09-08 22:45:03下载
- 积分：1
-
提供的i2c控制IP核 master
open cores 提供的i2c控制IP核 可直接在FPGA上使用。并带有相关的测试程序(endorsed by the i2c controller IP provided by the open cores on the FPGA. With the relevant test procedures)
- 2012-05-23 10:31:27下载
- 积分：1
-
myAdc9248
CycloneIV控制采样芯片AD9248-20MHz，VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)
- 2017-01-31 21:55:26下载
- 积分：1
-
buffer
用verilog实现的buffer，经过了fpga平台验证。(Implement buffer with verilog.)
- 2020-10-28 12:19:58下载
- 积分：1
-
FPGA_Seg7_dsp
关于VHDL和verilog的数码管显示程序，写的很好，值得参考。(About VHDL and verilog digital tube display program, write well, worth considering.)
- 2014-08-01 11:00:51下载
- 积分：1
-
alu
this is the vhdl code for the arithmetic logic unit.enjoy!
- 2013-08-22 18:51:35下载
- 积分：1
