-
fpga led
led大显示屏发送卡代码,非常珍贵的,大家多多下载,和CODEFORGE网站共同发展,谢谢这个网站,这么多资源,对软件工程师真的是非常有用,再次感谢
- 2022-01-27 23:17:04下载
- 积分:1
-
FM_DemodNew
FM接收机 基于FPGA的调频收音机的设计
用VEIRLOG语言编程,利用QUARTUSii与MODELSIM联合仿真(FM receiver on FPGA FM receiver design
With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation)
- 2021-04-07 12:49:01下载
- 积分:1
-
简易数字钟实验报告
在学习verilog语言及数电的相关知识后,运用所学知识及查阅资料完成对简易数字钟的设计,以巩固以前所学知识,提高解决和分析问题的能力以及掌握稍复杂逻辑电路的设计方法;深刻理解verilog语言的思路,并进一步掌握操作BASYS2板的使用;掌握计数器的设计方法,模块之间的协调方式,了解电路设计层次。
构造一个24小时制的数字钟,要求能显示时、分、秒(用数码管加LED来完成),能利用板上的微动开关作时钟的调整,用板上的LED的闪烁作整点报时。
- 2023-01-21 05:45:03下载
- 积分:1
-
分频及姓名输出
对 50 MH z时钟 资源 进行分频, 输出128 KHz时钟信号,将姓名 的 ASCII 码存在数组 中, 并 128 KH z输出每时钟分频原理如下:分频因子为194H,计数器从0计数,clk上升沿有效,当计数器累加到194H时,此时已经完成了clk128周期的一半,此时使clk128翻转,之后分频因子清零,1/2个周期结束,计数器重新开始计数直到下一次翻转。
- 2023-04-13 10:35:03下载
- 积分:1
-
axi_jesd204b
ADI JESD204接口的ADC与Xilinx FPGA接口IP,包含Verilog和VHDL源代码,AXI总线接口,ADC串行控制接口(ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface
)
- 2021-03-29 15:09:10下载
- 积分:1
-
Convolution
卷积程序的Verilog程序,实现卷积功能(Convolution program Verilog program to achieve convolution function)
- 2017-10-14 19:46:22下载
- 积分:1
-
USB的VERILOG控制代码
这个代码是USB的控制代码,可实现USB的发送与接收数据功能。里面有4个文件,新建一个工程即可编译运行。
- 2023-01-21 05:30:04下载
- 积分:1
-
sdram_module3
能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写(can complete read or write sdram, only include Verilog code and no simulation files)
- 2013-11-25 12:43:11下载
- 积分:1
-
222
说明: VHDL BISS,SSI,ENDAT2.2, ENCODER
- 2020-11-24 17:46:39下载
- 积分:1
-
061110061
在quartus平台下使用verilog语言编程实现简单的单流水线CPU,可以执行16条基本指令(Quartus platform in the verilog language programming using a simple single-line CPU, can perform 16 basic instructions)
- 2010-05-21 20:01:16下载
- 积分:1