-
newViterbi217
基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)
- 2020-06-29 08:40:01下载
- 积分：1
-
VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
VHDL Code For Full Adder By Data Flow Modelling
- 2013-11-08 00:39:04下载
- 积分：1
-
kbfp
实现任意整数倍的信号分频，可调，不存在毛刺，波形完整，可运于信号的分析与检测(Arbitrary integer multiple of the signal frequency, adjustable, there is no glitch, waveform integrity, and can transport the analysis and the detection signal)
- 2015-08-14 22:58:22下载
- 积分：1
-
Stumper.cpp
Convert Roman numerals to integers
- 2012-12-05 03:59:59下载
- 积分：1
-
SPWM
FPGA上用verilog写的SPWM控制程序，完美运行！自由调试，毕设内容，十分宝贵(The SPWM control program by verilog FPGA perfect run! Free commissioning, Bi-based content, invaluable)
- 2013-05-05 21:36:10下载
- 积分：1
-
verilog
lbus总线：一般是两个FPGA之间的相连接总线。或者其余器件与FPGA之间的数据总线。一般的时候会设计到双向数据总线。如何完成读写的控制？这里介绍一种简易稳定的处理方法。利用IOBUF完成双向总线。
- 2022-09-02 10:20:03下载
- 积分：1
-
单片机课程设计——交通灯_1
说明： 一个交通灯设计,简单的实现，没有添加其他的显示管(Traffic Light System)
- 2020-06-21 10:40:02下载
- 积分：1
-
LVDS_SRC
实现LDVS接口数据接收 含有协议结构以及处理(lvds Verilog 512 frame)
- 2015-12-04 14:09:58下载
- 积分：1
-
SPWM_FPGA
用FPGA实现SPWM波输出，其中包含三角波和正弦波(With the FPGA realization of SPWM wave output, including triangle wave and sine wave
)
- 2015-04-19 11:24:18下载
- 积分：1
-
last
verilog，FPGA的TDC电路设计(verilog ，TDC base on FPGA)
- 2021-01-04 18:48:54下载
- 积分：1
