登录
首页 » Verilog » dual-mode,turbo译码器

dual-mode,turbo译码器

于 2023-06-15 发布 文件大小:2.72 kB
0 36
下载积分: 2 下载次数: 2

代码说明:

应用背景Turbo码是性能接近Shannon极限的纠错码,广泛应用于现代通信系统中,未来通信技术的发展迫切需要支持双模或多模编译码器。Log-MAP算法作为LDPC码和Turbo码的译码算法,并将Turbo码的简化算法查表法应用于LDPC码。关键技术Turbo码采用递归系统卷积码作为级联的分量码,在迭代译码过程中,分量码译码器之间相互交换软信息来提高Turbo码的译码性能,其译码算法主要包括最大后验概率算法(Maximum A Posterior Possibility,MAP)及其简化算法和软输出Viterbi算法(Soft Output Viterbi Algorithm,SOVA)。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • traffic
    说明:  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)
    2008-10-30 23:12:20下载
    积分:1
  • keygen
    ISE 9.2 serials working
    2021-03-29 14:39:10下载
    积分:1
  • 卡内基梅陇大学verilog课程讲义-unlocked
    说明:  verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)
    2020-06-20 18:00:02下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • 图像中值滤波FPGA实现
    基于FPGA的图像算法实现,包含了matlab的算法验证,利用xilinx的开发环境在FPGA上实现了算法,最终通过了验证。
    2022-01-24 14:43:02下载
    积分:1
  • Hardware-CNN-master
    Convolutional neural network code for fpga
    2019-02-27 15:21:22下载
    积分:1
  • gtx
    说明:  ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • 以太网 1000
    在PVI接收16位并行数字流(视频),其次是一个时钟信号(英尺= 29兆赫),小写字母
    2022-07-21 00:39:52下载
    积分:1
  • verilog实现的积分梳状滤波器
    采用verilog实现的三级CIC抽取器,输入8位数据,输出26位数据,使用有限状态机用于实现下采样,包括积分器实现模块和梳状器实现模块
    2022-02-20 13:58:22下载
    积分:1
  • sine-wave-in-UPS
    正弦波UPS中的逆变电路 包括原理分析 框图 及原理图(Sine wave UPS inverter circuit the principle analysis block diagram and schematic)
    2013-03-20 10:13:13下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载