-
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
- 2020-12-01 14:59:27下载
- 积分：1
-
FPGA ‘for’ 循环
Verilog 语言编写的for循环，用来验证在FPGA中是否能想在C中那样编写for循环，结果证明虽然仿真可以得到正确的结果，但是在真正的工程中进行编译时耗时24小时都没完成，所以选择其他的方法进行循环操作，毕竟FPGA是并行的，而C中是串行的思想。
- 2022-06-19 04:55:07下载
- 积分：1
-
my_test_rw_pack9
基于Verilog HDL的SDRAM控制器。
实验条件：
工具：Quartus II 6.0 ,SignalTap II
FPGA：Altera Cyclone EP1C12Q240C8N
SDRAM：HY57V283220T-6(SDRAM controller based on Verilog HDL.
Experimental conditions:
Tools: Quartus II 6.0, SignalTap II
FPGA: Altera Cyclone EP1C12Q240C8N
SDRAM: HY57V283220T-6)
- 2013-01-31 11:13:26下载
- 积分：1
-
ahb2apb
ARM m4 FPGA开发模块，用于 ahb2apb的模块接口(ARM M4 FPGA development module for ahb2apb module interface)
- 2017-07-26 22:57:23下载
- 积分：1
-
LEDbrightness
使用PWM控制LED亮度的单片机C代码，共计十个亮度。(PWM control of LED brightness microcontroller C code, for a total of ten brightness.)
- 2012-06-08 21:14:10下载
- 积分：1
-
Asqare
用fpga实现的连连看游戏，功能还不完善，不过可以借鉴。(Realize with FPGA Lianliankan game, function is not perfect, but can be used for reference.)
- 2012-08-27 18:39:59下载
- 积分：1
-
单周期CPU设计完整代码
实验课作业，下载可以直接跑，各个模块的完整代码。
- 2023-09-02 21:10:03下载
- 积分：1
-
liuy
一个精确时钟的v-log程序，只用一个全局时钟，增加了精确度(An accurate clock in the v-log program, only one global clock, increased accuracy)
- 2010-08-25 12:26:25下载
- 积分：1
-
NiosII_mycpu
基于NiosII 的SOC FPGA验证系统，适用初学者学习Altra Quartus II软件，以及C语言 veriog，以及MCU调试流程
- 2022-03-19 06:31:20下载
- 积分：1
-
sd_ctrl
利用verilog实现对SD卡的控制，可以实现对SD卡的读写。(Verilog SD)
- 2020-12-27 21:49:03下载
- 积分：1
