登录
首页 » Verilog » FPGA数字电子系统设计与开发实例导航的所有例程

FPGA数字电子系统设计与开发实例导航的所有例程

于 2023-06-22 发布 文件大小:1.74 MB
0 22
下载积分: 2 下载次数: 1

代码说明:

应用背景在工业控制和信息通信中,i2c、usb、mac等通信技术是很频繁的通信手段,代码的好坏决定通信的是否良好,决定产品的性能。关键技术基于fpga、使用verilog语言、FPGA数字电子系统设计与开发实例导航的所有例程,包括mac、usb、i2c等,是很好的参考例子。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 02_基于ZYNQ的SOC入门基础
    VIVADO pl端文档 基于zynq 7020(vivado soc pl example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • core_arm.tar
    ARM7系统IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。(ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.)
    2021-04-20 00:18:51下载
    积分:1
  • DES加密算法的VHDL实现,采用流水线技术实现
    DES加密算法的VHDL实现,采用流水线技术实现(The VHDL implement of DES encrypt algorithmic)
    2020-07-01 03:00:02下载
    积分:1
  • mimaiic
    基于AT89C51的密码锁(掉电可记忆密码)的程序(Based on AT89C51 lock (down to remembering passwords) program)
    2013-06-06 11:38:13下载
    积分:1
  • 10_rom_test
    说明:  介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。(This paper introduces how to use the ROM inside the FPGA and how to read the data of the ROM by the program.)
    2019-03-30 16:39:57下载
    积分:1
  • SineGen
    Basic VHDL code to create a sine wave generator for an FPGA board.
    2014-01-24 01:04:15下载
    积分:1
  • verilog_show10
    基于VHDL编写的10进制显示输出,基于16进制的10进制控制,适合初学者(VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners)
    2011-11-21 14:29:56下载
    积分:1
  • 4 位超前进位加法器的设计
    本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。
    2022-03-24 06:33:28下载
    积分:1
  • izhihuangenzongPWMnb
    三相电流滞环跟踪PWM逆变器。逆变电路负载电流与指令电流比较产生PWM波形。经验证可很好实现功能。(The three-phase hysteresis current tracking PWM inverter. Load current command current of the inverter circuit generating a PWM waveform. Proven functions well.)
    2012-11-26 11:56:56下载
    积分:1
  • IIC实现7个寄存器写数据
    使用一个寄存器型参数来实现16位数据传完成后寄存器地址加1
    2022-07-23 09:11:02下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载