-
DSP--PFPGA
在FPGA中编写FPGA芯片与DSP28335进行通信的程序(FPGA chip and DSP28335 written in FPGA communication program)
- 2015-02-02 18:46:25下载
- 积分：1
-
FPGA
FPGA设计中的时序分析及异步设计注意事项
(FPGA design timing analysis and design considerations for asynchronous)
- 2011-08-15 22:02:50下载
- 积分：1
-
vga
利用FPGA控制VGA显示器显示字符汉字的程序，里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)
- 2013-11-25 11:59:13下载
- 积分：1
-
AXI-full
axi协议中的full子协议，可用于直接访问zynq器件的ddr器件。(The full sub protocol in the Axi protocol can be used to direct access to the DDR device of the zynq device.)
- 2018-03-15 10:40:55下载
- 积分：1
-
新的窗口监控并行BIST
应用背景输入向量并行内置自测试（BIST）监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期（CTL），即为测试所需的时间完成，而电路工作正常；关键技术内置自测试（BIST）技术构成的一类方案这将提供高性能测试的性能故障覆盖，而同时，他们放松的依赖昂贵的外部测试设备；
- 2022-01-22 16:20:28下载
- 积分：1
-
DE2_115_CAMERA
d5m的DE2驱动Verilog HDL (d5m driven on DE2 by Verilog HDL )
- 2020-07-09 20:38:55下载
- 积分：1
-
乘数 2 位数 4 位
这是乘数 2 位数 4 位，第 4 部分实验室 6-行使的 Altera DE2 工具包的解决方案
乘数包括 2 位数 4 位输入，我使用的开关SW11−8 代表人数A 和交换机SW3−0 来表示 B.的十六进制值 A 和 B 都要上 7 段显示显示 HEX6 和 HEX4， 分别。结果 P = × B 是要显示在HEX1和HEX0上。
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-07-05 01:13:31下载
- 积分：1
-
串口接收模块 Verilog serial port receiver module
串口接收模块 Verilog serial port receiver module，包含bps产生模块，电平检测模块和控制模块
- 2022-02-11 18:20:17下载
- 积分：1
-
Beamforming
基于FPGA的波束形成，包括ad转换，数据存储等部分。。(FPGA-based beamforming, including ad conversion, data storage and other parts. .)
- 2016-04-25 11:12:30下载
- 积分：1
-
16 位进行选择加法器 verlog 代码
它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器
- 2022-09-08 16:00:02下载
- 积分：1
