登录
首页 » Verilog » 快速傅里叶变换用Verilog

快速傅里叶变换用Verilog

于 2023-08-19 发布 文件大小:874.21 kB
0 33
下载积分: 2 下载次数: 2

代码说明:

在计算机科学中的术语,我们可以说他们的算法复杂度为O(n2),因此是一种非常有效的方法。如果我们不能做任何比这更好的DFT不实用的DSP应用多数是非常有用的。然而,有许多不同的快速傅里叶变换(FFT)的算法,使计算速度更快比DFT信号的傅里叶变换。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dingshi
    定时器加数码管显示源码,以及test bench测试模块源码,经modelsim仿真结果正确(Timer plus digital display source code, and test bench test module source code, by modelsim simulation results are correct)
    2013-07-27 10:34:41下载
    积分:1
  • AHB 转移到 APB 源和建业读/写 verilog 代码
    转换AHB外围转移到APB转移16槽孔APB桥提供高速AHB之间的界面域和低功率的APB域。大桥出现在AHB奴隶,而在APB,它是主人。读取和写入的AHB接送转换成相应的APB传输。由于APB不流水线,等待状态转移过程中加入,并从建业的时候在AHB需要等待APB协议。在AHB到APB桥包括一个状态机,它被用来控制产生的APB和AHB输出信号,以及地址解码逻辑,用于生成所述APB外设选择线。在系统中使用的所有寄存器被从的上升沿时钟系统时钟HCLK,并使用异步复位HRESETn
    2022-04-10 17:05:22下载
    积分:1
  • 061110061
    在quartus平台下使用verilog语言编程实现简单的单流水线CPU,可以执行16条基本指令(Quartus platform in the verilog language programming using a simple single-line CPU, can perform 16 basic instructions)
    2010-05-21 20:01:16下载
    积分:1
  • 123456shouhuoji
    售货机-VHDL语言-已调试通过 真的很好用哦~适合一切学习EDA的初学者,能够让你轻松度过EDA课!~(Vending machine-VHDL language- has been really good with debugging by Oh ~ EDA for all beginners to learn, to let you easily through the EDA class! ~)
    2010-05-09 22:31:14下载
    积分:1
  • chengxu_jieshou
    nrf24l01发送代码,verilog实现NRF24L01通信(NRF24L01 send code, Verilog to achieve NRF24L01 communication)
    2017-08-09 19:04:16下载
    积分:1
  • cf_ad9649_ebz_edk_14_4_2013_03_19.tar
    说明:  ad9649的fpga驱动程序,FMC接口,基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)
    2020-06-28 14:00:02下载
    积分:1
  • gtx
    ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • 信号发生器
    一个vivado和matalab混合编程的信号发生器,注意要把vivado里面的核文件路径改一下(A signal generator with mixed programming of vivado and matalab, pay attention to changing the path of the core file in vivado)
    2019-06-18 10:34:09下载
    积分:1
  • 32位除法器verilog设计
    使用了不恢复余数循环移位减法来实现除法功能,在硬件资源与除法周期之间取了折中,32位除法要进行32次移位减法,使用了5个64位的寄存器,一个周期做4次移位减法,8个周期完成一次除法操作。设计全部用verilog实现。详细算法见图:
    2023-01-08 07:15:02下载
    积分:1
  • 对EEPROM进行读写的verilog程序
    I2C 作为一种非常通用的总线,其应用范围非常广泛,我们这里用FPGA 来做master 这种应用也非常少见,但是,我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件: 分别例化,I2C_WRITE  和 I2C_READ 两个模块。 其中因为 SDA 信号是双向信号,我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是:产生 16 个数据(如上图起如数据是77,然后,78,79。。。。)一共16位数据一次性写入到EEPROM中。写完成后,延时100ms后启动读功能,读完16个数据后,通过串口以115200的波特率发出去。串口超级终端设置如下:baud:115200,;Hex显示,8bits数据位,1位停止位。
    2022-01-26 03:04:55下载
    积分:1
  • 696522资源总数
  • 104047会员总数
  • 21今日下载