登录
首页 » VHDL » 非常好的SDRAM Controller 设计文档。工程必备

非常好的SDRAM Controller 设计文档。工程必备

于 2023-08-30 发布 文件大小:436.25 kB
0 26
下载积分: 2 下载次数: 1

代码说明:

非常好的SDRAM Controller 设计文档。工程必备-SDRAM Controller Design of a very good document. Works required

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fm_parcial
    this is a simulation fm in simulink mathlab this is one program with pll
    2012-11-30 10:02:10下载
    积分:1
  • 半加器
    它包含与试验台硬件描述语言(VHDL)一半加法器试验台意味着项目制造商宣布他要什么时候能给一个术语 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-05-06 00:50:07下载
    积分:1
  • Three-phase-power
    利用FPGA,产生三相SPWM波,与后继硬件电路配合,形成三相电源。高效,实用。(Using FPGA, produce three-phase SPWM wave, with subsequent hardware circuit with the formation of three-phase power. Efficient and practical.)
    2021-04-06 23:49:02下载
    积分:1
  • 自动识别行人有无的交通灯
    应用背景交通信号灯,自动检测有无行人,根据检测的状态来调节灯的状态,完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯,有A、B两条路,装置自动检测A路口和B路口是否有人,RST信号能够将交通灯的状态置到A路绿灯亮,B路红灯亮,5秒钟检测一个状态,当A路口有人时,A路绿灯保持,每隔5秒检测一次,当A路口没有人了,绿灯变为黄灯,5S后再变为红灯,同时B路口变为绿灯,再5S后检测B是否有人,有人保持绿灯,没人变为黄灯,再变为红灯,依次进行~~
    2023-03-06 09:50:04下载
    积分:1
  • 一个在FPGA芯片上实现UART功能的vhdl源代码,提供了UART的集成
    一个在FPGA芯片上实现UART功能的vhdl源代码,提供了UART的集成-an FPGA chip to achieve UART function vhdl source code, providing integrated UART
    2022-01-21 03:04:04下载
    积分:1
  • Combined unit GPS clock synchronization detection unit merger GPS synchronized c...
    合并单元内GPS同步时钟的检测 合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection
    2023-05-04 14:30:04下载
    积分:1
  • Altera公司的DE2平台的VGA接口的应用程序,从上到下KEY0
    ALTERA的DE2平台VGA接口应用,由KEY0-KEY3控制上下左右,使屏幕上光标移动,由Verilog描述。-ALTERA the DE2 platform VGA interface applications, from top to bottom KEY0-KEY3 about control, so that the screen cursor by the Verilog description.
    2022-09-28 16:00:04下载
    积分:1
  • ADC0832TLC5615
    开关电源中用单片机产生可调电压控制PWM波程序,ADC0832读取输出电压(Single-chip switching power supply using adjustable voltage control PWM wave generation process, ADC0832 read the output voltage)
    2011-09-16 23:37:27下载
    积分:1
  • Verilog_HDL源码
    Verilog_HDL源码 -Verilog_HDL source Verilog_HD L FOSS Verilog_HDL FO
    2022-02-21 04:09:44下载
    积分:1
  • m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...
    m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-m sequence in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
    2022-02-02 08:36:01下载
    积分:1
  • 696522资源总数
  • 104049会员总数
  • 30今日下载