-
UART
Task4 for learning verilog
- 2019-05-28 12:31:15下载
- 积分:1
-
基于fpga的SPI接口实现
本工程是基于Altera Cyclone系列的FPGA来实现的SPI接口,使用Verilog代码编写,能够进行 8位、 16位 、 32位数据传输的可选操作。
- 2023-04-02 17:15:05下载
- 积分:1
-
miaob
电子秒表,FPGA实现,本科某课程设计,程序注释非常详细,(FPGA TIME-COUNTING)
- 2010-05-10 11:25:55下载
- 积分:1
-
数字电压表程序
基于FPGA的数字电压表 两种方案 一种VHDL一种Verilog(Digital voltmeter based on FPGA)
- 2018-04-04 21:33:14下载
- 积分:1
-
AHB
// 4 entry deep fast fifo
module fifo4(clk, rst, clr, din, we, dout, re, full, empty);
parameter dw = 8;
input clk, rst;
input clr;
input [dw:1] din;
input we;
output [dw:1] dout;
input re;
output full, empty;
////////////////////////////////////////////////////////////////////
//
// Local Wires
//
reg [dw:1] mem[0:3];
reg [1:0] wp;
reg [1:0] rp;
wire [1:0] wp_p1;
wire [1:0] wp_p2;
wire [1:0] rp_p1;
wire full, empty;
reg gb;
///////////////////////////////////
- 2022-01-25 20:06:27下载
- 积分:1
-
adaptive
这是基于MATLAB编程实现自适应滤波器,并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)
- 2009-06-24 13:26:32下载
- 积分:1
-
视频解码之RGB转YUV模块(Verilog)
资源描述
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
- 2022-02-25 21:46:18下载
- 积分:1
-
xilinx_usb_drivers_win10_x64
说明: win10的xilinx usb驱动,较新版本(Xilinx USB driver for win10, newer version)
- 2021-03-11 17:09:26下载
- 积分:1
-
IIR数字滤波器的测试文件(txt文本作为滤波器的输入,滤波器的输出保存至txt)
IIR数字低通滤波器的测试文件,导入txt文本作为滤波器的输入,导出滤波器的输出结果并保存至txt文本。
- 2022-08-04 05:57:18下载
- 积分:1
-
guardar 纪念馆 en 显示德 7 segmentos con 宝通德重置语言
电路在语言中建模与入席,保存和显示数据与一个重置按钮 7 分割。
- 2023-05-29 17:30:03下载
- 积分:1