mutiplier
于 2009-08-28 发布
文件大小:217KB
0 37
下载积分: 1
下载次数: 0
代码说明：
说明： 用VHDL语言仿真乘法器设计, 经过modelsim仿真， synplify综合，并下载进FPGA验证(Multiplier design using VHDL, simulation, after modelsim simulation, synplify synthesis, and downloaded into a FPGA verification)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
