登录

最新会员 最新下载

成为了本站VIP会员

06月25日 14:55

成为了本站VIP会员

06月25日 10:45

成为了本站VIP会员

06月24日 18:33

成为了本站VIP会员

06月24日 15:36

成为了本站VIP会员

06月24日 14:03

成为了本站VIP会员

06月23日 20:46
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:不限
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的...

为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的某一个(或几个)参数,使这个参数按照调制信号的规律而变化。调制信号可以分别“寄生”在已调信号的振幅、频率和相位中,相应的调制就是调幅、调频和调相这三大类熟知的调制方式。 MSK信号就是调频这一大类中的一种相位连续的移频键控。其主要特点是包络恒定,带外辐射小,实现较简单,可用于移动通信中的数字传输 -see up

1
下载
1
浏览
2022-06-26发布

2. 此程序用通过PFGA用VHDL语言实现了傅立叶变换,希望对大家有用...

此程序用通过PFGA用VHDL语言实现了傅立叶变换,希望对大家有用

1
下载
1
浏览
2022-06-25发布

3. 用数码管显示时间的数字电子钟verilog编写

用VERILOG编写的数字电子钟,用数码管进行显示时间-VERILOG prepared with digital electronic clock with a nixie tube display time

2
下载
5
浏览
2022-06-22发布

4. 用FPGA实现数字锁相环,开发环境为ISE

用FPGA实现数字锁相环,开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE

2
下载
5
浏览
2022-06-22发布

6. adder

This the adder VHDL code, it contains input and output fild, also simulate file-adder

1
下载
2
浏览
2022-06-21发布

7. 8位相等比较器,比较8位数是否相等

8位相等比较器,比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8-- 8-bit Identity Comparator-- uses 1993 std VHDL-- download from www.pld.com.cn

1
下载
2
浏览
2022-06-21发布

8. 这是很全的标准库啊,不是1164.vhd,都是一些加,乘,除,平方等操作的包来的....

这是很全的标准库啊,不是1164.vhd,都是一些加,乘,除,平方等操作的包来的.-This is the standard for the whole ah, not 1164.vhd are some increases, multiplication, addition, operational square packages to come.

1
下载
3
浏览
2022-06-21发布

9. Verilog_HDL源码, Verilog_HDL源码

Verilog_HDL源码, Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO

1
下载
2
浏览
2022-06-21发布

10. dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...

dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-dds dspbuilder under the VHDL source code and test incentives document matl ab model, the simulation under through modelsim

1
下载
2
浏览
2022-06-20发布

11. altera de2 sd 卡源程序。调试成功的

altera de2 sd 卡源程序。调试成功的-altera de2 sd card source. Debugging success

1
下载
2
浏览
2022-06-20发布

12. 一个简易的数字频率计,可以对一个输入的信号频率进行测量并显示输出,适合VHDL的初学者...

一个简易的数字频率计,可以对一个输入的信号频率进行测量并显示输出,适合VHDL的初学者-A simple digital frequency meter, you can enter the signal of a frequency measurement and display output, suitable for beginners VHDL

1
下载
2
浏览
2022-06-20发布

13. 通用:我新的FFT VHDL VHDL,我试图用Xilinx的FFT核,但当…

FFT vhdl generic: I m new to vhdl, and I tried to use xilinx fft core, but when I try to simulate it in test bench using ise simulator, I get zero results. here is what I do: 1- from core generator I choose fft core and create .vhd & .vho & .xco files. 2- I add the .xco & .vhd files to my project. 3- I create a new vhdl source as a wrapper to the core and add the code from the .vho files where it exactly says, and take the ports of the component and add it to the entity of the wrapper file.-FFT vhdl generic: I m new to vhdl, and I tried to use xilinx fft core, but when I try to simulate it in test bench using ise simulator, I get zero results. here is what I do: 1- from core generator I choose fft core and create .vhd & .vho & .xco files. 2- I add the .xco & .vhd files to my project. 3- I create a new vhdl source as a wrapper to the core and add the code from the .vho files where it exactly says, and take the ports of the component and add it to the entity o

1
下载
2
浏览
2022-06-20发布

14. 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟...

使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟-The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock

1
下载
2
浏览
2022-06-20发布

15. 一个简单的曼彻斯特编码器,将串行数据转换为曼彻斯特编码数据。

A simple Manchester Encoder to convert serial data to Manchester encoded data.

1
下载
2
浏览
2022-06-20发布

17. 在altera DE2 的开发板上采集图像,到lcd显示的原程序 。

在altera DE2 的开发板上采集图像,到lcd显示的原程序 。-In altera DE2 development board collecting images, lcd display to the original procedure.

1
下载
2
浏览
2022-06-20发布

18. UDP / IP上的Spartan3E以太网通信

UDP / IP上的Spartan3E以太网通信通过斯巴达3E发送UDP数据包到/从我的电脑。

1
下载
2
浏览
2022-06-20发布

19. 带load、clr等功能的寄存器

带load、clr等功能的寄存器-belt load, the function clr Register

1
下载
2
浏览
2022-06-20发布

20. This code implements the output shift register functions, beginners can learn to...

本代码实现了输出移位寄存器功能,初学者可以借鉴学习-This code implements the output shift register functions, beginners can learn to learn

1
下载
2
浏览
2022-06-20发布