登录
首页 » VHDL » tongbu

tongbu

于 2020-11-11 发布 文件大小:3988KB
0 58
下载积分: 1 下载次数: 54

代码说明:

  使用VERILOG开发时钟同步算法,能够从数据信号中提取时钟信息,(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696522资源总数
  • 104038会员总数
  • 40今日下载