VHDL
于 2015-01-04 发布
文件大小:574KB
0 25
下载积分: 1
下载次数: 1
代码说明：
先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。(First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is detected with the preset test signal output " 1" , otherwise " 0" , and the detection display signal out.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
