登录
首页 » VHDL » 16bit-Mulitiplier-Verilog-procedure

16bit-Mulitiplier-Verilog-procedure

于 2012-12-25 发布 文件大小:23KB
0 44
下载积分: 1 下载次数: 40

代码说明:

  这是一个16位乘法器Verilog程序,包括有符号位和无符号位乘法器(This is a 16-bit multiplier Verilog program, including the sign bit and no sign bit multiplier)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696522资源总数
  • 104047会员总数
  • 21今日下载