-
clk_freq
说明： 时钟分频，通用模块，可以分出任意频率时钟，FPGA Verilog(clock divider fpga verilog)
- 2020-06-22 07:40:02下载
- 积分：1
-
通过Python生成一个周期内正弦波数组
说明： 通过Python生成一个周期内正弦波数组(sine wave array.Direct digital synthesis, sine wave 0-2pi period, phase to amplitude is one-to-one correspondence.First, the sine wave query table needs to be stored, and then under the clock, through the phase accumulation module and address query module to achieve the sine wave signal.)
- 2020-06-18 01:00:01下载
- 积分：1
-
用verilog编写的sigma-delta adc例子
累加器实现艾哈空间哈卡哈尽快啊哈卡哈卡快捷回复哈哈哈看(Accumulator implementation)
- 2020-12-17 15:59:11下载
- 积分：1
-
Untitled2
说明： opensees悬臂柱低周往复滞回分析，建模与分析过程(opensees Cantilever column low-cycle reciprocating hysteresis analysis, modeling and analysis process)
- 2021-04-12 21:48:56下载
- 积分：1
-
HTML5拖放选择图片、删除选择功能
HTML5拖放选择图片、删除选择功能，上边有几个按钮，分别是选择全部，全部不选，删除，也可以鼠标点选任意一个图片，点击Delete后可动态删除这张图片，当然只是在列表中删除，并不是真正把图片从硬盘上删除。HTML5效果，所以请在支持HTML5的浏览器中查看效果。
- 2022-03-19 19:52:46下载
- 积分：1
-
scpi-parser-2.1
对SCPI标准命令解析，用于与设备仪器间通信，方便开发人员操作(SCPI standard command analysis ,used for communication with equipment and instruments,easy for developers to operate)
- 2018-08-13 09:57:01下载
- 积分：1
-
EMIEMC3
EMIEMC 设计讲座3，值得学习的好资料(emi)
- 2010-01-24 22:35:46下载
- 积分：1
-
基于W5500的以太网数据采集设备
说明： 基于无线模块W5500的通信例程，希望能有用(Communication routine of wireless module 5500, hope useful)
- 2020-06-19 16:00:02下载
- 积分：1
-
MMC_5level_inverter
说明： PSCPWM控制的5电平模块化多电平模型，能运行出图，控制方面做的一般(PSCPWM controlled 5-level modular multi-level model, can run the map, the control aspect is generally)
- 2020-09-06 10:38:04下载
- 积分：1
-
医生开方统计,该功能主要是对医生所开的处方进行统计
医生开方统计,该功能主要是对医生所开的处方进行统计-Statistics prescriptions
- 2023-05-02 08:40:03下载
- 积分：1
