24_Timer
于 2021-04-27 发布
文件大小:1KB
0 106
下载积分: 1
下载次数: 1
代码说明：
使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
