登录
首页 » VHDL » JTAG_Example0_Verilog

JTAG_Example0_Verilog

于 2021-04-27 发布 文件大小:377KB
0 89
下载积分: 1 下载次数: 27

代码说明:

  一个Verilog的JTAG程序例子,包括完整的说明文档和源文件。(tap_top.v This file is part of the JTAG Test Access Port (TAP) http://www.opencores.org/projects/jtag/ Author(s): Igor Mohor (igorm@opencores.org))

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 105722会员总数
  • 0今日下载