登录
首页 » VHDL » 32bit_add_exercise

32bit_add_exercise

于 2016-07-19 发布 文件大小:3710KB
0 51
下载积分: 1 下载次数: 2

代码说明:

  32位全加器,另有一个采用流水线的版本,是基于verilog语言的,很实用,希望对大家有所帮助(32-bit full adder, while a pipelined version,code is based on verilog language, it is practical, we hope to help)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696522资源总数
  • 104042会员总数
  • 18今日下载