加扰器解扰器设计
于 2018-08-29 发布
文件大小:296KB
0 175
下载积分: 1
下载次数: 3
代码说明：
加扰器解扰器设计,组合逻辑电路可以选用下述不同的逻辑类型来实现：互补CMOS结构、有比电路、差 分共源-共栅电压开关逻辑（DCVSL），传输门逻辑、互补传输晶体管逻辑（CPL）或动态电 路结构，也可以是以上不同类型结构的混合。(Scrambler/ descrambler design)
文件列表：
加扰器解扰器设计.doc, 429389 , 2018-08-29
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
