eetop.cn_FPGA数字信号处理实现原理及方法

代码说明：

说明：  本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)

文件列表：

FPGA数字信号处理实现原理及方法\dsp48e_application\accumulator_96bit_tb.vhd, 2437 , 2007-11-02
FPGA数字信号处理实现原理及方法\dsp48e_application\addaccum96.v, 5740 , 2007-03-05
FPGA数字信号处理实现原理及方法\dsp48e_application\addaccum96.vhd, 10689 , 2007-03-05
FPGA数字信号处理实现原理及方法\dsp48e_application\mult59x59.v, 30481 , 2007-01-29
FPGA数字信号处理实现原理及方法\dsp48e_application\mult59x59.vhd, 34093 , 2007-03-01
FPGA数字信号处理实现原理及方法\dsp48e_application\mult59x59_tb.v, 4929 , 2007-02-27
FPGA数字信号处理实现原理及方法\dsp48e_application\PolyDecFilter.zip, 17409 , 2005-08-19
FPGA数字信号处理实现原理及方法\dsp48e_application\PolyIntrpFilter.zip, 14553 , 2005-08-19
FPGA数字信号处理实现原理及方法\dsp48e_application\README.txt, 4981 , 2007-11-05
FPGA数字信号处理实现原理及方法\dsp48e_application\test\abs24_test.v, 715 , 2006-04-11
FPGA数字信号处理实现原理及方法\dsp48e_application\test\accum48_test.v, 801 , 2006-04-14
FPGA数字信号处理实现原理及方法\dsp48e_application\test\add4_46_test.v, 912 , 2006-04-18
FPGA数字信号处理实现原理及方法\dsp48e_application\test\addsub48_test.v, 818 , 2006-04-12
FPGA数字信号处理实现原理及方法\dsp48e_application\test\addsub96_test.v, 627 , 2006-05-04
FPGA数字信号处理实现原理及方法\dsp48e_application\test\autoreset_pd_test.v, 822 , 2006-05-04
FPGA数字信号处理实现原理及方法\dsp48e_application\test\barrelshifter_18bit_test.v, 863 , 2007-01-24
FPGA数字信号处理实现原理及方法\dsp48e_application\test\cntr_load_test.v, 802 , 2006-04-12
FPGA数字信号处理实现原理及方法\dsp48e_application\test\comp_mult_pipe_test.v, 1108 , 2006-05-04
FPGA数字信号处理实现原理及方法\dsp48e_application\test\conv_round_cc_test.v, 680 , 2006-05-11
FPGA数字信号处理实现原理及方法\dsp48e_application\test\conv_round_lsb_test.v, 1330 , 2006-05-18
FPGA数字信号处理实现原理及方法\dsp48e_application\test\div_mult_cascade_test.v, 777 , 2006-05-05
FPGA数字信号处理实现原理及方法\dsp48e_application\test\dsp_adder12_test.v, 1456 , 2006-04-12
FPGA数字信号处理实现原理及方法\dsp48e_application\test\dsp_adder24_test.v, 940 , 2006-04-14
FPGA数字信号处理实现原理及方法\dsp48e_application\test\dsp_adder48_test.v, 702 , 2006-04-14
FPGA数字信号处理实现原理及方法\dsp48e_application\test\fast_sqrt_mult_cascade_test.v, 553 , 2006-05-10
FPGA数字信号处理实现原理及方法\dsp48e_application\test\logic48_test.v, 668 , 2006-05-05
FPGA数字信号处理实现原理及方法\dsp48e_application\test\macc18x18_test.v, 819 , 2006-05-09
FPGA数字信号处理实现原理及方法\dsp48e_application\test\mult25x18_parallel_pipe_test.v, 716 , 2006-04-18
FPGA数字信号处理实现原理及方法\dsp48e_application\test\mult25x35_parallel_pipe_test.v, 736 , 2006-05-09
FPGA数字信号处理实现原理及方法\dsp48e_application\test\mult35x35_parallel_pipe_test.v, 794 , 2006-05-30
FPGA数字信号处理实现原理及方法\dsp48e_application\test\mult35x35_sequential_pipe_test.v, 753 , 2006-05-11
FPGA数字信号处理实现原理及方法\dsp48e_application\test\mult_low_power_test.v, 709 , 2006-06-08
FPGA数字信号处理实现原理及方法\dsp48e_application\test\pattern_match_test.v, 694 , 2006-04-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\abs24.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\accum48.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\add4_46.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\addsub48.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\addsub96.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\autoreset_pd.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\barrelshifter_18bit.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\cntr_load.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\comp_mult_pipe.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\conv_round_cc.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\conv_round_lsb.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\div_mult_cascade.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\dsp_adder12.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\dsp_adder24.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\dsp_adder48.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\fast_sqrt_mult_cascade.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\logic48.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\macc18x18.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\mult25x18_parallel_pipe.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\mult25x35_parallel_pipe.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\mult35x35_parallel_pipe.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\mult35x35_sequential_pipe.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\ucf\pattern_match.ucf, 82 , 2004-06-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\abs24.v, 5416 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\accum48.v, 4216 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\add4_46.v, 5459 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\addsub48.v, 4298 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\addsub96.v, 5957 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\autoreset_pd.v, 3762 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\barrelshifter_18bit.v, 6308 , 2007-01-24
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\cntr_load.v, 4592 , 2006-04-11
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\comp_mult_pipe.v, 9638 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\conv_round_cc.v, 4023 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\conv_round_lsb.v, 4480 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\div_mult_cascade.v, 17761 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\dsp_adder12.v, 4877 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\dsp_adder24.v, 4362 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\dsp_adder48.v, 4087 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\fast_sqrt_mult_cascade.v, 13417 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\logic48.v, 3618 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\macc18x18.v, 4132 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\mult25x18_parallel_pipe.v, 4210 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\mult25x35_parallel_pipe.v, 6255 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\mult35x35_parallel_pipe.v, 11131 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\mult35x35_sequential_pipe.v, 7384 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\verilog\pattern_match.v, 3622 , 2006-08-14
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\abs24.vhd, 10640 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\accum48.vhd, 8668 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\add4_46.vhd, 10577 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\addsub48.vhd, 8380 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\addsub96.vhd, 11067 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\autoreset_pd.vhd, 8407 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\barrelshifter_18bit.vhd, 11201 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\cntr_load.vhd, 9294 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\comp_mult_pipe.vhd, 13696 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\conv_round_cc.vhd, 8921 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\conv_round_lsb.vhd, 9602 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\div_mult_cascade.vhd, 24270 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\dsp_adder12.vhd, 10105 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\dsp_adder24.vhd, 9698 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\dsp_adder48.vhd, 8970 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\fast_sqrt_mult_cascade.vhd, 19631 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\logic48.vhd, 8185 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\macc18x18.vhd, 8510 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\mult25x18_parallel_pipe.vhd, 8472 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\mult25x35_parallel_pipe.vhd, 11012 , 2007-02-26
FPGA数字信号处理实现原理及方法\dsp48e_application\vhdl\mult35x35_parallel_pipe.vhd, 16504 , 2007-02-26