LAN9252中文数据手册

代码说明：

MicroChip厂商的EtherCAT从站控制器LAN9252的中文数据手册，该芯片用来实现EtherCAT的物理层和数据链路层LAN92521.0前言2.0概述::·3.0引脚说明和配置4.0电源连接50寄存器映射60时钟、复位和功耗管理∴.377.0配置脚80系统中断90主机总线接口10.0SPSQ从器件1.0以太网PHY12.0 Ethercat13.0 EEPROM接口..29514.0芯片模式配置296150通用定时器和自由运行时钟∴29716.0其他17.0 JTAG30518.0工作特性30719.0封装外形200版本历史325o 2015 Microchip Technology IncDS00001909ACN第3页LAN92521.0前言1.1一般术语表1-1般术语术语说明10BASE-T10Mbps以太网,符合EE8023标准100BASE-TX100Mlps速以太,符合EE802.3标准ADC模数转换器ALR地址逻辑解析白动协商BLW基线漂移BM缓冲区管理器—一开关结构( switch fabric)的一部分BPDU网桥协议数据单元—承载生成树协议信息的消息CSMA/CD载波监听多路访问/冲突检沨CSR控制和状态寄存器CTR计数器DA目标地址EPCEEPROM控制器FCS帧校验序列——添加到以太网帧末尾的额外校验和字符,用于进行错误检测和校正。FIFO先进先出缓冲区FSM有限状态机GPIO通用OIGMPInternet组管理协议Isb最低有效位LSB最低有效字节LVDS低压差分信号传输MDI介质相关接口MDIX交叉模式介质相关接口介质无关接口MIIM介质无关接口管理MILMAC接口层MLD多播监听发现MLT-3多级传送编码(3级)。一种3级编码方法,逻辑电平变化表示编码位“1”,逻缉输出侏持同一电平表示编码位“0”。msb最高有效位MSB最高有效字节N/A不适用NC无连接DS00001909ACN第4页C 2015 Microchip Technology IncLAN9252表11:般术语(续)术语说明nrZI不归零反相。该编码方法针对“1”信号反相,针对“0”信号保持不变QU组织惟一标识符PISO并行输入串行输出PLL锁相环PTP精确时间协议RTC实时时钟SA源地址SFD帧起始分隔符一一指示以太网帧前导码结束的8位值SIPO串行输入并行输出SMI串行管理接口SQE信号质量错误(也称为“心跳”)SSD流起始分隔符UDP用户数据报协议—一在P网络顶层运行的无连接协议UUID通用惟一标识符保留指保留的位域或地址。除非号外说明,否则保留位必须始终为零以进行写操作。除非另外说明,否则无法在读取保留位时保证这些值。除非另外说明,否则请勿读取或写入保留的地址。出站指从器件到机的数据输出电平触发的黏住位这类状态位在其代表的条件置为有效时置1。该位保持置1状态,直至其代表的条件不再为真为止,该状态位通过写0来消零入站指从主机到器件的数据输入双字( DWORD32位主机外部系统(包括处理器和应用软件等)字16位字节8位o 2015 Microchip Technology IncDS00001909ACN第5页LAN925212缓冲器类型表12:缓冲器类型缓冲器类型说明S施密特触发器输入可变电压施密特触发器输入VO8具有8mA灌电流和8mA拉电流的可变电压输出VOD8具有8mA灌电流的可变电压漏极开路输出VO12具有12mA灌电流和12mA拉电流的可变电压输出VOD12具有12mA灌电流的可变电压漏极开路输出VOS12具有12mA拉电流的可变电压源极开路输出VO16具有16mA灌电流和16mA拉电流的可变电压输出50μA(典型值)内部上拉。除非引脚说明中另外说明,否则始终使能内部上拉。内部上拉电阻用于防止未连接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必须拉高的负载时,必须添加外部电阻。PD50μA(典型值)内部下拉。除非引脚说明中另外说明,否则始终使能内部下拉。内韶下拉电阻用于防止未迕接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必须拉低的负载时,必须添加外部电阻A模拟输入AlO模拟双向ICLK晶振输入引脚OCLK晶振输出引脚ILVPECL低电压PECL输入引脚OLVPECL低电压PECL输出引脚电源引脚DS00001909ACN第6页C 2015 Microchip Technology IncLAN925213寄存器命名表13:寄存器命名寄存器位类型符号寄存器位说明R读:可以读取具有该属性的寄存器或位。写:可以写入具有该属性的寄存器或位。RO只读:只读。写操作不起作用。WO只写:如果寄存器或位是只写的,读操作将返回未指定的数据。WC写1清零:通过写1将值清零。写0不起任何作用。WAC写任意值清零:写任意值均可将值清零RC读取清零:读取后将内容清零。写操作不起作用。锁存低电平:读取寄存器时清零。LH锁存高电平:读取寄存器时清零。SC自清零:置1后自清零内容。写0不起任何作用。可读取内容。SS自置1:清零后自置1内容。写1不起任何作用。可读取内容。R○/LH只读,锁存高电平:具有该属性的位将保持高电平,直至该位被读取。读取该位后,如果仍存在高电平条件,则该位侏持高电平;如果已清除高电平条件,则该位变为低电平。如果未读取该位,则无论高电平条件是否发生变化,该位均保持高电平。部分以太网PHY寄存器中使用该模式。NASR不受软件复位的影响。使能软件复位时,NASR位的状态不发生改变。保留保留字段:保留字段必须写入0,以确保未来的兼容性。读取时无法保证保留位的值。o 2015 Microchip Technology IncDS00001909ACN第7页LAN92522.0概述LAN9252是一款集成两个以太网PHY的23端口 EtherCAt从控制器,每个以太网PHY包含一个全双工100 BASE-TX收发器且支持100Mbps(100BASE-TX)工作速率。LAN9252支持 HP Auto-MDⅨX,允许采用直接连接或交叉LAN电缆通过外部光纤收发器支持100 BASE-FX。LAN9252包括一个 EtherCAT从控制器,此 EtherCAT从控制器具有4KB双端凵存储器( DPRAM)和3个现场总线存储器管理单元(FMMU)。锊个FMMU均执行将逻辑地址映射到物理地址的仼务。 EtherCat从控制器还包括4个SyncManager,允许在 EtherCAt主器件和本地应用之间进行数据交换。每个 SyncManager的方向和工作模式由ε thereat主器件配置。提供两种工作模式:缓冲模式和邮箱模式。在缓冲模式下,本地单片机和 EtherCaT主器件可同时写入器什。LAN9252中的缓冲区始终包含最新数据。如果新数据在旧数据可读出前到达,则旧数据将丢失。在邮箱模式下,本地单片机和 EtherCat主器件通过握手来访问缓冲区,从而确保不会丢失任何数据。提供两个用户可选的主机总线接口选项:变址寄存器访问本实现提供3个变址/数据寄存器存储区,每个存储区单独进行字节/字-双字转换。内部寄存器的访问方式是:先写入3个变址寄存器之一,接着读取或写入相应的数据寄存器。3个变址/数据寄存器存储区支持最多3个独立的驱动器线程,而不会出现访问冲突。每个线程可写入其分配的变址寄存器,而不会出现被其他线程改写的问题。同32位变址/数据寄存器中需要2个16位周期或4个8位周期,但这些访问可以交错进行。支持对过程数据FIFO进行直接(非变址)读写访问。直接FF○访问提供单独的字节/字-双字转换,支持对变址/数据寄存器进行交错访问。复用地址/数据总线本实现提供复用的地址和数据总线,同时支持单地址阶段和双地址阶段。通过地址选通装载地址,然后通过读/写选通进行数据访问。同一32位双宇中需要2个连续的16位数据周期或4个连续的8位数据周期。这些访问必须按顺序进行,而不能交错访问其他寄存器。支持对过程数据FIFO进行突发读写访问,具体方法是:先执行一个地址周期,接着执行多个读写数据周期。HB支持8/16位大尾数法(高宇节优先)、小尾数法(低字节优先)和混合尾数法操作。两个过程数据 RAMFIFO将HB与 EtherCat从控制器接口,方便主机CPU与 EtherCat从器件之间的过程数据信息传输。凭借可配置的主机中断引脚,器件可将任何内部中断通知给主机CPUsPⅣ/四SP丨从控制器提供低引脚数的司步从接口,方便器件与主机系统之间的通信。凭借SP四SP|从器件,可以访问系统CSR、內部FIFO和存储器。该器件支持一条和多条釆用递增、递减和静态寻址的寄存器读写命令。支持单、双和四位通道,时钟速率最高达80MHz。LAN9252支痔多种功耗管理和唤醒功能。LAN9252可置于低功耗模式,并且可编稈为通过“魔术包”、“LAN唤酲”、广播唤醒、理想DA唤酲和“链路状态变化”等多种方法发岀外部唤醒信号(RQ)。该信号非常适合通过远程以太网唤醒事件来触发系统上电。该器件叮通过主札处理器命令或其中一种唤醒事件退岀低功耗状态。对于没有单片机的简单数字模块,LAN9252还可在数字O模式下工作。在此模式下,可通过 EtherCat主器件控制或监视16个数字信号。为实现星型或树形网终拓扑,可将器件配置为3端口从器件,从而提供额外的M端口。该端口可连接到外部PHY,成为当前菊化链的一个抽头;或者也可连接到另一个LAN9252,构成4端口解决方案。M端口可以指向上行方向(作为端口0)或下行方向(作为端口2)对于LED支持,每个端口包含一个标准运行指示器和一个链路/活动指示器。该器件包含64位分布式时钟,用于实现高精度同步以及提供木地数据采集时序的准确信息、。LAN9252可配置为由采用集成的33V转12V线性稳压器的3.3V单电源供电。可选择禁止线性稳压器,以便使用高精度的妒部稳压器,从而降低系统功耗。DS00001909ACN第8页C 2015 Microchip Technology IncLAN9252LAN9252适用于商业级、工业级和扩展工业级温度范围。图2-1详细给出了典型系统应用,图22给出了LAN9252的内部框图图2-1:系统框图EtherCAt从器件EEPROMEtherCat主器件磁件RJ45EthercatEtherCat微处理器/单片机LAN9252磁件RJ45从器件从器件PHYJ RJ45EtherCAT25 MHZ从器件图22:内部框图LAN9252寄存器RMESC地址空间SyncManage以太网100PH(转发器至816位环回以太网100PHY机总线数宁|O和自动(转发器并行数据接口环回7百动转发器EthercAT从控剧器LEDFC系统中系统时钟/控制器EEPROM控制器复位控制器至可选LEDIRQ25MHz晶振LAN9252提供单片机、扩展或数字MO三种工作模式o 2015 Microchip Technology IncDS00001909ACN第9页LAN9252单片机嫫式:LAN9252通过类似SRAM的从接口与单片机通信。凭借简单但功能强大的主札总线接口,该器件可通过8位或16位外部总线尢缝连接到大多数通用8位或16位微处理器和单片机以及32位微处理器。或者,该器件也可通过S門或四S門进行访问,同时还提供最多16个通用输入/输出扩屣獎式:当器件处于S門或四S門l模式时,可使能第三个网络端口以提供额外的M端口。该端口可连接到外部PHY以实现星型或树形网络拓扑;或者也可连接到另一个LAN9252,以构成4端解决方案。该端口可配置为上行方向或下教字O模式:对于没有单片机的简单数字模块,LAN9252可在数字ⅣO模式下工作。在此模式下,可通过 Ethercat主器件控制或监视16个数字信号。该模式还提供6个控制信号。图2-3提供了每种工作模式的系统级概览。图23:工作模式单片机模式数字Vo模式微处理器/单片机主札总线接口RJ45磁件或光纤LAN9252磁件或光纤XcvrRJ45磁作或LAN9252磁件或RJ45或光纤光纤Xr光纤Xcvr数字o)单片机模式扩展模式微处理器/单户机微处理器/单片机P四sPsP/四sPRJ45磁件或光纤XcvrAN9252磁件或光纤Xcvr一或光纤RJ45光纤XcvrLAN9252磁廾或光纤Xcvr一或光纤PHYGPIO磁件或光纤xc或光纤DS00001909ACN第10页C 2015 Microchip Technology Inc