登录
首页 » Others » OpenCV C++完整的车牌识别系统.rar

OpenCV C++完整的车牌识别系统.rar

于 2020-07-02 发布
0 138
下载积分: 1 下载次数: 1

代码说明:

使用VC++6.0做开发工具, 采用简单的SDI框架结构 ,一次处理一幅位图(有兴趣的可以作成MDI)1)位图信息的数据是从左下往右下为一行,一行一行往上排的。2)每行像素应该是4的倍数,不足的地方用空点补齐,读的时候注意跳过冗余点。3)主要数据都存在Doc里面,BMP的主要数据存在一个由ImgData指向的BYTE型的内存空间(根据位图的大小,动态分配的)。4)数据读进来以后,注意向内存中贴图,以保证刷新的效率。5)程序执行流程应用程序生成--》打开--》CDipView的OnFileOpen 函数--》调用CDipDoc的FileOpen 函数--》并使用my

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 网络借贷asp同城借贷款网站源码
    后台地址:你的域名/mhqadmin帐号:admin密码:admin
    2020-12-01下载
    积分:1
  • 32位linux下安装oracle11g所需软件包
    32位linux下安装oracle11g所需软件包找的好辛苦,终于弄好了。
    2020-12-09下载
    积分:1
  • 基于SSH的网上书城_j2ee专周_源代码+数据库(oracle)+课设计报告
    系统分为两个两大模块。第一模块以用户身份进行设定,具有图书查询,下单,加入购物车,,购买,评价,退货,个人信息管理等功能。第二模块是以管理员身份进行设定,具有用户信息管理,图书的增删改查,用户订单管理等功能。1. 用户信息管理模块根据管理员的角色需要, 可以修改用户密码及给用户授予管理员权限.所以他可以修改用户信息中的密码及权限.首先,管理员通过用户ID或用户登录名查找用户(当管理员一进入用户信息管理页面时,即显示所有用户信息).其次,管理员通过查找到对应用户,直接修改用户相应信息,在行末的修改按钮点击, 调用CustomAction中的updateCustomPwdandRole
    2020-11-29下载
    积分:1
  • 发电厂脱硫火炉项目案例全套(用户软件、控制序、组态).rar
    【实例简介】发电厂脱硫火炉项目的控制程序,工艺组态流程,数据监视存储。 下位机用的是STEP75.4,上位用的是WINCC6.2.
    2021-12-06 00:39:12下载
    积分:1
  • 飞行器六自由度建模仿真
    飞行器六自由度建模,并实现仿真。可修改参数加以改进
    2020-12-05下载
    积分:1
  • cpu设计实例-verilog
    cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形
    2020-11-30下载
    积分:1
  • pscad仿真 光伏
    pscad光伏仿遮阴真模型 用于光伏基波仿真 pscad
    2020-12-11下载
    积分:1
  • RFID系统MATLAB仿真
    此算法为RFID帧时隙的Aloha算法防碰撞仿真,用于MATLAB仿真实验
    2020-12-05下载
    积分:1
  • 绕翼型网格生成源
    基于椭圆方程绕,翼型网格生成源程序,生成二维结构网格。
    2020-12-04下载
    积分:1
  • Qt版flappy bird
    用Qt开发的flappy bird。windows平台下已ok,安卓下有分辨率的问题,而且比较卡,在优化。
    2020-12-03下载
    积分:1
  • 696518资源总数
  • 106155会员总数
  • 8今日下载