VC707_MIG_DDR3

代码说明：

说明：  VC707_MIG_DDR3.sim文件夹中是仿真的文件：testbench和DDR3模型参数 VC707_MIG_DDR3.srcs文件夹中是源文件，包含DDR3的控制、收发模块、顶层文件(VC707_ MIG_ In ddr3.sim folder are simulation files: testbench and DDR3 model parameters VC707_ MIG_ Ddr3.srcs folder is the source file, including DDR3 control, transceiver module, top-level file)

文件列表：

VC707_MIG_DDR3\clean.bat, 184 , 2016-12-01
VC707_MIG_DDR3\VC707_MIG_DDR3.cache, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\activehdl, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\ies, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\modelsim, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\questa, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\riviera, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\vcs, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\compile_simlib\xcelium, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d\23eec47a9970110d.xci, 26945 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d\fifo_generator.dcp, 537050 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d\fifo_generator_sim_netlist.v, 387859 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d\fifo_generator_sim_netlist.vhdl, 518092 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d\fifo_generator_stub.v, 1749 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\23eec47a9970110d\fifo_generator_stub.vhdl, 1929 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326\dds_sin.dcp, 103746 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326\dds_sin_sim_netlist.v, 227134 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326\dds_sin_sim_netlist.vhdl, 321378 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326\dds_sin_stub.v, 1555 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326\dds_sin_stub.vhdl, 1642 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\ip\2018.3\e082586a95a1b326\e082586a95a1b326.xci, 16818 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt\gui_handlers.wdf, 10862 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt\java_command_handlers.wdf, 1583 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt\project.wpc, 62 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt\synthesis.wdf, 5391 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt\synthesis_details.wdf, 100 , 2020-07-21
VC707_MIG_DDR3\VC707_MIG_DDR3.cache\wt\webtalk_pa.xml, 8766 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.doc, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.doc\DDR3_FIFO.vsdx, 279049 , 2020-07-21
VC707_MIG_DDR3\VC707_MIG_DDR3.hw, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.hw\VC707_MIG_DDR3.lpr, 290 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\DDR3_7series, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\DDR3_7series\DDR3_7series.veo, 7135 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\dds_sin, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\dds_sin\dds_sin.veo, 3240 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\dds_sin\dds_sin.vho, 3457 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\dds_sin\dds_sin_stub.v, 1504 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\dds_sin\dds_sin_stub.vhdl, 1523 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\fifo_generator, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\fifo_generator\fifo_generator.veo, 3629 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\fifo_generator\fifo_generator.vho, 3817 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\fifo_generator\fifo_generator_stub.v, 1714 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ip\fifo_generator\fifo_generator_stub.vhdl, 1840 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\axi_utils_v2_0_vh_rfs.vhd, 292628 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\dds_compiler_v6_0_vh_rfs.vhd, 2108492 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\fifo_generator_v13_2_rfs.v, 596098 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\fifo_generator_v13_2_rfs.vhd, 1446259 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\mult_gen_v12_0_vh_rfs.vhd, 1310888 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\xbip_bram18k_v3_0_vh_rfs.vhd, 103702 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\xbip_dsp48_addsub_v3_0_vh_rfs.vhd, 99831 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\xbip_dsp48_multadd_v3_0_vh_rfs.vhd, 85242 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\xbip_dsp48_wrapper_v3_0_vh_rfs.vhd, 183479 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\xbip_pipe_v3_0_vh_rfs.vhd, 30625 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\hdl\xbip_utils_v3_0_vh_rfs.vhd, 182656 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\simulation, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\ipstatic\simulation\fifo_generator_vlog_beh.v, 452184 , 2020-07-15
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\mem_init_files, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\mem_init_files\mig_a.prj, 16784 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\README.txt, 130 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\compile.do, 8889 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\DDR3_7series.sh, 5054 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\DDR3_7series.udo, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\file_info.txt, 12223 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\glbl.v, 1474 , 2018-12-07
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\mig_a.prj, 16784 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\README.txt, 2196 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\simulate.do, 308 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\activehdl\wave.do, 32 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies\DDR3_7series.sh, 5676 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies\file_info.txt, 12223 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies\glbl.v, 1474 , 2018-12-07
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies\mig_a.prj, 16784 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies\README.txt, 2137 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\ies\run.f, 8932 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim, 0 , 2020-07-22
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\compile.do, 8929 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\DDR3_7series.sh, 5068 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\DDR3_7series.udo, 0 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\file_info.txt, 12223 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\glbl.v, 1474 , 2018-12-07
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\mig_a.prj, 16784 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\modelsim.ini, 122895 , 2020-07-08
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\README.txt, 2196 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\simulate.do, 317 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\modelsim\wave.do, 32 , 2020-07-12
VC707_MIG_DDR3\VC707_MIG_DDR3.ip_user_files\sim_scripts\DDR3_7series\questa, 0 , 2020-07-22