AD9361中文资料
AD9361中文资料，内容讲述了9361的使用，希望对射频开发者有用，AD9361规格除非另有说明,电气特性在 VDD GPO=33V, VDD INTERFACE=18V,所有其他VDDx引脚=1.3V,T=25°C下测得。表1参数符号最小值典型值最大值件测试条件/注释接收器,一般中心频率706000增益最小值最大值74.5800MH73.02300 MHZ(RX1A, RX2A)72.02300 MHz (RX1 B, RX1CRX2B, RX2C)65.55500 MHZ( RX1A, RX2A)增益步进接收信号强度指示器档位dB准确度dB接收器,800MHz噪声系数最大RX增益三阶输入交调载点IIP318dBrn最大RX增益二阶输入交周载点lP2最大RX增益本振(LO泄漏122dBmRX前端输入正交增益误差0.2%相位误差度调制精度(EVM)192MHz参考时钟输入S10巛1至RX2隔离R×1A至RX2A,RX1C至RX2CX1B至RX2B55RX2至RX1隔离RX2A至RX1A,RX2C至RX1CRX2B至RX1B接收器,2.4GHz噪声系数最大RX增益三阶输入交调载点lP314dBm最大RX增益阶输入父调载点lIP 2d bm最大RX增益本振(LO泄漏110dBm接收器前端输入正交增益误差相位误差0.2度调制精度(∈VM)4240MHz参考时钟输入5110RX1至RX2隔离RX1A至RXZA,RX1C至RX2CRX1B至RX2BRX2至RX1隔离RX2A至RX1A,RX2C至RX1CRX2B至RX1BRev. D Page 3 of 36AD9361参数符号最小值典型值最大值件测试条件注释接收器:55GHz噪声系数NF38最大RX增益三阶输入交调载点lP3d Bm最大RX增益二阶输入交调载点lP2dBm最人RX增益本振LO泄漏dBmx前端输入正交增益误差0.2相位误差度调制精度(EVM)40MHz参考时钟针对RF频率合成器内部加倍)输入51RX1A至RX2A隔离RXA至RX1A隔离5dB发射器一一般中心频率000z功率控制范围dB功率控制分辨率0.25发射器:800MHz输出S2最大输出功率dBm1MH信号音509负载)调制精度(EVM)192MHz参考时钟三阶输出交调载点OIP3dBm载波泄漏dBc0dB衰减40dB衰减本底噪声-157dBm/Hz90MHz偏移隔离1至TX2TX2至T×150dB发射器.24GHz输出SdB最大输出功率7.5dBm1MHz信号音(50Ω负载)调制精度(VM)dB40MHZ参考时钟三阶输出交调载点OIP319dbm载波泄漏0dB衰减3240dB衰减本底噪声156dBm/H290MHz偏移隔离TX1至TX2TX2至TX1dB发射器,5.5GHz输出S最大输出功率6.5dBm|7M信号音50负载)调制精度(EvM)3640MHz参考时钟(针对RF频率合成器内部加倍)三阶输出交调载点OIP317d Bm载波泄漏dBo0dB衰减40dB衰减本底噪声151dBm/Hz90MHz偏移隔离TX1至TX2TX2至TX150Rev. d Page 4 of 36AD9361参数1符号最小值典型值最大值件测试条件注释TX监控器输人(X_MON1,最大输入电平dBm动态范围准确度dBLO频率合成器O频率阶跃2.4 GHz. 40 MHz参考时钟积分相位噪声800 MHZrm100Hz至100MHz,3072MHz参考时钟(针对RF频率合成器内部加倍)24 GHz0.37rm100Hz至100MHz,40MHz参考时钟5.5 GHzrms100Hz至100MHz,40MHz参考时钟(针对R频率合成器内部加倍)参考时钟( REF CLKREF CLK要么为 XTALPXTALN引脚的输入要么为直接连接XTALN引脚的线路输入频率范围50品振输入外部振荡器信号电平Vpp|交流耦合外部振荡器辅助转换器ADO分辨度位输入电压最小值最大值VDDAIP3 BB-005DAO分辨度位输出电压最小值最大值VDD GPO-03输出电流mA数字规格(MOS)逻辑输入输人电压高VDD INTERFACE XO.8VDD INTERFACE低VDD INTERFACE×02V输入电流低+10逻辑输输出电压局VDD INTERFACE XO. 8低VDD_INTERFACE X0.2V数字规格(LVDS)逻辑输入输人电压范围8251575对中的各差分输入输入差分电压阈值100+100接收机差分输入阻抗100Rev. D Page 5 of 36AD9361参数符号最小值典型值最大值件测试条件/注释逻辑输出输出电压高低3751025输出差分电压150Vvvv可分75mV个阶跃编程输出失调电压1200通用输出输出电压高低VDD GPO×08VDD GPO×0.2输出电流SP|时序VDD INTERFACE= 1.8 VSPI CLK周期脉冲宽度SPI ENB建立至第一 SPI CLK上升沿最后 SPI CLK下降沿至0SPI ENB保持SPI DI数字输入建立至SP⊥CLKts数据输入保持至 SPI CLKnsSPI CLK上升沿至输出数据延迟4线模式3线模式ns总线周转时间,读BBP驱动最后地址位后总线周转时间,读0tco(max)nsAD9361驱动最后数据位后数字数据时序(CMOS),VDD INTERFACE=1.8VDATA CLK时钟周期1627661.44 MHZDATA CLK和 FB CLK脉冲宽度t的45%tcp的556TX数据TX FRAME,P0_D和建立至FB_CLK保持至 FB CLKHIX0DATA CLK至数据总线输出延迟toax01.5DATA_CLK至 RX FRAME延迟1.0脉冲宽度使能TXNRXFDD独立ENSM模式TXNRX建立至 ENABLEt0nsTDD ENSM模式总线周转时间RX前2×toTDD模式RX后2×tcpTDD模式容性负载3容性输入pRev. d Page 6 of 36AD9361参数符号最小值典型值最大值件测试条件注释数字数据时序(CMOS)VDD INTERFACE=2.5VDATA CLK时钟周期16.27661.44 MHzDATA CLK和 FB CLK脉冲宽度tcp的45%tc的55%TX数据TX FRAME,POD和P1 D建立至FB_CLK保持至 FB CLKDATA CLK至数据总线输出延迟tox0DATA CLK至 RX FRAME延迟tODDy脉冲宽度使能IXNRXXNRXPW trpFDD独立ENSM模式IXNRX建立至 ENABLEtTXNRXSU OIDD ENSM模式总线周转时间RX前2×toTDD模式tRusT2×tTDD模式容性负载容性输入数字数据时序LvDS)DATA_CLK时钟周期4.069245.76MHzDATA_CIK和FB_CK脉冲宽度t的45t的59TX数据IX HRAM和XD建立至 FB CLK保持至FB_CLKDATA CLK至数据总线输出延迟|tox025DATA CLK至 RX FRAME延迟0.25脉冲宽度使能FDD独立ENSM模式TXNRX建立至 ENABLE0TDD ENSM模式总线周转时间RX前2RX后容性负载容性输入pl电源特性13V电源电压1.2671.33VDD INTERFACE电源额定设置2.5LVDS1.82.5VDD INTERFACE容差+5%容差适用于任何电压设置VDD GPO电源标称设置3.3未用时,必须设为13VVDD GPO容差5%容差适用于任何电压设置电流消耗VDDx,休眠模式所有输入电流之和VDD GPO50A无负载指参数中多功能引脚的单个功能时,只会列出引脚名称中与规格相关的部分。要了解多功能引脚的仝部引脚名称,请参见引脚配置和功能描述"部分。Rev. D Page 7 of 36AD9361功耗一vDD_ INTERFACE表2 VDD INTERFACE=12V参数最小值典型值最大值件测试条件/注释休眠模式加电,器件禁用1RX 1TX DDRLTE10单端口2.9mA3072MHz数据时钟,CMOS双端∏2.7mA1536MHz数据时钟,CMOSLTE20双端口5.2mA3072MH数据时钟,CMOS2RX, 2TX, DDRLTE双端口1.3DA768MHz数据时钟,CMOSLTE10单端口4.6mA6144MHz数据时钟,CMOS双端口5.0mA3072MHz数据时钟,CMOSLTE20双端口8.2mA6144MHz数据吋钟,CMOSGSM双端口0.21.08MHz数据时钟,CMOSWiMAX 8.75双端口3.320MHz数据时钟,CMOSWiMAX 10单端口TDD RX0.5mA224MHz数据时钟,CMOSTDD TX3.6A224MHz数据时钟,CMOSFDD3.8448MHz数据吋钟,CMOSWiMAX 20双端口FDD6.7mA448MHz数据时钟,CMOS表3vDD| NTERFACE=18V参数最小值典型值最大值件测试条件/注释休眠模式加电,器件禁用1RX 1X DDRLTE10单端口4.5A3072MHz数据时钟,CMOS双端口4.1mA1536MHz数据时钟,CMOSLTE20双端口8.0mA30.72MHz数据时钟,CMoS2RX.2TX DDRLTE双端口2.0mA768MHz数据时钟,CMOSLTET0单端口8.0A6144MHz数据时钟,CMOS双端口7.5mA3072MHz数据时钟,CMOSLTE20双端口140mA6144MHz数据时钟,CMOSGSM双端口0.3A1.08MHz数据时钟,CMOSWiMAX 8.75双端口5.0MA20MHz数据时钟,CMOSRev. d Page 8 of 36AD9361参数最小值典型值最大值件测试条件/注释WiMAX 10单端口I DD RX07mA224MHz数据时钟,CMOTDD TX5.6mA224MHz数据时钟,CMOSFDD60448MHz数据时钟,CMOSWIMAX 20双端口FDD107mA448MHz数据时钟,CMOSP-P5675mV差分输出140mA240MHz数据时钟,LVDS300m差分输出350A240MHz数据时钟,LVDS450mV差分输出470mA240MH数据时钟,LVDS表4 VDD INTERFACE=25V参数最小值典型值最大值件测试条件/注释休眠模式150A加电,器件禁用1RX, 1TX DDRLTE10单端口6.5mA3072MHz数据时钟,CMOS双端口6.0A1536MHz数据时钟,CMOSLTE20双端口115nA3012MHz数据时钟,CMOS2RX, 2TX DDRLTE双端口30mA768MHz数据时钟,CMOsLTE10单端口115mA6144MHz数据时钟,CMOS双端口A3072MHz数据时钟,CMOSLTE20双端口2006144MHz数据时钟,CMOSGSM双端口0.5A1.08MHz数据时钟,CMOWiMAX 8.75双端口7.3A20MHz数据时钟,CMOSWIMAX 10单端TDD RX224MHz数据时钟,CMOSTDDTX8.0mA224MHz数据时钟,CMOSFDD8.7mA448MHz数据时钟,CMOSWiMAX 20双端口FDD153A448MHz数据时钟,CMOSP-P5675mV差分输出26.0240MHz数据时钟,LVDS300mV差分输出450mA240MHz数据时钟,LVDS450mV差分输出mA240MHz数据时钟,LVDSRev. D Page 9 of 36AD9361功耗一—vDDD1P3_DG和vDDA(全部13V电源组合)表5800MHz,TDD模式参数最小值典型值最大值件测试条件/注释1 RX5MHz带宽180nA连续RX10MHz带宽210A迕续RX20MHz带宽260MA连续RX2RX5MHz带宽265MA连续RX10MHz带宽315A连续RX20MHz带宽405mA连续RX1TX5MHz带宽dBl340nA连续TX-27dBmA连续TX10MHz带宽7 dBm360A连续TX27 dBm220MA连续TX20MHz带宽7 dBm400连续TX-27 dBm250mA连续TX5MHz带宽7 dBm550连续TX27 dB260连续TX10MHz带宽7 dBmA连续TX2 dBm310A连续TX20MHz带宽7 dBm660nA连续TX-27 dBm370mA连续TXRev. D Page 10 of36
- 2020-11-27下载
- 积分：1
28335芯片中文资料
28335的中文翻译资料，很好，很全面，几乎把英文版的意思都表达到了lEXASINSTRUMENTS寄存器校准多通道缓冲串行端口模块增强型控制器局域网模块和串行通信接口模块串行外设接口模块内部集成电路外部接器件支持器件和开发支持工具命名规则文档支持社区资源电气规范最大绝对额定值建议的运行条件电气特性流耗减少流耗流耗图散热设计考虑在没有针对的信号缓冲的情况下,仿真器连接时序参数符号安排定时参数的通用注释测试负载电路器件时钟表时钟要求和特性电源排序电源管理和监控电路解决方案通用输入输出输出时序输入时序针对输入信号的采样窗口宽度低功耗模式唤陧时序增强型控制外设增强型脉宽调制器时序触发区输入时序高分辨率时序增强型捕捉时序增强型正交编码器脉冲时序转换开始时序外部中断时序电气特性和时序串行外设接口模块主模式时序受控模式时序外部接口时序同步模式异步模式信号与致外部接口读取时序外部接口写入时序版权内容EXASINSTRUMENTS带有一个外部等待状态的外部接口读取准备就绪时序带有一个外部等待状态的外部接口写入准备就绪时序和定时片载模数转挨器加电控制位时序定义顺序采样模式(单通道)同步采样模式(双通道)详细说明多通道缓冲串行端口模块发送和接收时序作为主控或者受控时序闪存定时器件和器件之间的迁移到的修订历史记录到修订历史记录散热和机械数据内容权lEXASINSTRUMENTS图片列表引脚蒲型四方扁平封装(顶视图)焊球(左上象限)(底视图)焊球右上象限)(底视图焊球(左下象限)(底视图焊球(右下象限)(底视图)焊球塑料(左上象限)(底视图)焊球塑料(右上象限)(底视图)焊球塑料(左下象限)(底视图)焊球塑料(右上象限)(底视图)功能方框图内存映射内存映射内存映射外部和中断源外部中断使用块的中断复用时钟和复位域和块方框图使用一个外部振荡器使用一个外部振荡器使用内部振荡器实全装置模块功能方框图定时器定时器屮断信号和输出信号时基计数器同步方案子模块显示关键内部信号互连功能方框图功能方框图模块的方框图带有内部基准的引脚连接带有外部基准的引脚连接模块方框图和接口电路图内存映射内存吹射串行通信接口模块方框图模块方框图(受控模式外设模块接口方框图使用采样窗口的限定外部接口方框图典型的位数据总线连接典型的位数据总线连接的器件命名法示例典型运行电流与频率间的关系(典型运行功率与频率间的关系(版权图片列表EXASINSTRUMENTS在没有针对的信号缓冲的情况下,仿真器连接测试负载电路时钟时序加电复位热复位写入寄存器所产生的效果的示例通用输出时序采样模式通用输入时序进入和退出定时进入和退出时序图使用的唤醒特性或者时序外部中断时序主控模式外部时序(时钟相位)主控模式外部时序(时钟相位)受控模式夕部时序(时钟相位受控模式外部时序(时钟相位)和之间的关系示例读取访问示例写入访问使用同步访问读取的样本使用异步访问读取的样本使用同步访问写入使用异步访问写入外部接口保持波形时序要求加电控制位时序模拟输入阻抗模型顺序采样模式(单通道)时序同步采样模式时序接收时序发送时序作为主控或者受控时的时序:作为主控或者受控时的时序作为主控或者受控时的时序:作为主控或者受控时的时序图片列表权lEXASINSTRUMENTS图表列表碩件特性硬件特性信号说明中闪存扇区的地址中闪存扇区的地址中闪存扇区的地址处理安全代码付置等待状态引导模式选择外设引导加载引脚外设帧寄存器外设帧寄存器外设帧客存器外设帧寄存器器件仿真寄存器外设中断配置和控制奇存器外部中断寄存器,时钟,安全装置,和低功率模式寄存器设置分频选项可能的配置模式低功率模式定时器,,配置和控制寄存器控制和状态寄存器(屮的默认配置)控制和状态寄存器(在中重新映射的配置可由访问)控制和状态奇存器控制和状态寄存器寄存器寄存器汇总收发器寄存器映射寄存器寄存器寄存器寄存器寄存器寄存器复用器外设选择矩阵复用器外设选择矩阵复用器外设选择矩阵配置和控制寄存器映射外设选择指南时电源引脚的流耗为电源引脚的流耗不同外设的典型流耗(在上时)计时和命名规则(器件)版权图表列表EXASINSTRUMENTS计时和命名规则(器件)输入时钟频率时序要求被启用时序要求被禁用开关特性(旁通或者被禁用)电源管哩和监控电路解决方案序要求通用输出开关特性通用输入时序要求模式时序要求模式开关特性模式定时要求模式开关特性模式时序要求模式开关特性时序要求开关特性可编程控制枚障区输入定时要求在时,高分辨率特性增强型捕捉时序要求开关特性增强型正交编码器脉冲时序要求开关特性外部转换开始开关特性外部中断时序要求外部屮断开关特性时序主控模式外部时序(吋钟相位)主控模式外部时序(时钟相位)受控模式外部时序(时钟相位)受空模式外部时序(时钟相位中配置的参数和脉冲持续时间之间的关系时钟配置对于外部存储器接口读取时序要求外部内存接口读取开关特性外部存储器接口写入开关特性外部接口读取开关特性(读取准备就绪,个等待状态)外部接口读取时序要求(读取就绪,个等待状态同步时序要求(读取准各就绪,个等待状态)异步时序要求(读取准各就绪,个等待状态外部接口写入开关特性(写入准备就绪,个等待状态)同步时序要求(写入准各就绪,个等待状态异步时序要求(写入准各就绪,个等待状态)时序要求时序要求电气特性(在推荐的运行条件下)加电延迟不同配置的典型电流消耗(在上)图表列表权lEXASINSTRUMENTS顺序采样模式时序同步采样模式时序时序时要求开关特性作为主控或者受控定时要求作为主控或者受控开关特性主控或者受控时的定时要求作为主控或者受控开关特性作为主控或者受控定时要求作为主控或者受控开关特性作为主控或者受控定时要求作为主控或者受控时的开关侍性对于和温度材料的闪存耐受度闪存对于温度材料的耐受度上的闪存参数:闪存访问时序闪存数据保持持续时间不同频率上所需最小的闪存等待状态散热模型引脚结果散热模型引脚结果散热模型焊球结果散热模型焊球结果版权图表列表TEXASINSTRUMENTS数字信号控制器查询样品特性高性能静态技术增强型控制外设高达周期时间)多达个脉宽调制输出内核,设计高达个支持微边界定位分辨率高性能位的高分辨率脉宽调制器输出单精度浮点单元()(只在高达个事件捕捉输入上提供)多达两个正交编码器接口和双介质方问控制运算高达个位定时器(个以及个)哈佛总线架构高达位定时器快速中断响应和处理个以及个统一存储器编程模型三个位定时器高效代码(使用和汇编语言)串行端口外设通道处理器(用多达个控制器局域网模块和多达模块位或位外部接口高达个模块(可配置为)超过地址范围个模块片载存储器一个内部集成电路总线位模数转换器个通道闪存,转换率通道输入复用器闪存两个采样保持单一同步转换闪存,内部或者外部基准次性可编程多达个具有输入滤波功能可单独编程的多路复用引导通用输入输出引脚支持软件引导模式(通过边界扫描支持和并高级仿真特性标准数学表分析和断点功能时钟和系统控制借助硬件的实时调试支持动态锁相环开发支持包括比率变化片载振荡器编译器汇编语言连接器安全装置定时器模块到引脚可以连接到八个外部内核中断其中的一个数字电机控制和数字电源软件库可支持仝部个外设中断的外设中断扩展块位安全密钥锁保护闪存模块防止固件逆向工程标准标准测试端口和边界扫面架构A版权
- 2020-12-08下载
- 积分：1
5G Mobile and Wireless Communications Technology
关于5G通信和无线传输的相关知识5G Mobile and wirelessCommunications TechnologyEDITED BYAFIF OSSEIRANEricssonJOSE F MONSERRATUniversitat politecnica de valenciaPATRICK MARSCHCAMBRIDGEUNIVERSITY PRESSCAMBRIDGEUNIVERSITY PRESSUniversity Printing House, Cambridge CB2 8BS, United KingdomCambridge University Press is part of the University of CambridgeIt furthers the Universitys mission by disseminating knowledge in the pursuit ofeducation learning and research at the highest international levels of excellencewww.cambridge.orgInformationonthistitlewww.cambridge.org/9781107130098C Cambridge University Press 2016This publication is in copyright. Subject to statutory exceptionand to the provisions of relevant collective licensing agreementsno reproduction of any part may take place without the writtenpermission of Cambridge University PressFirst published 2016Printed in the United Kingdom by TJ International Ltd. Padstow Cornwalla catalogue record for this publication is available from the british libraryLibrary of Congress Cataloguing in Publication dataOsseiran. Afif editor5G mobile and wireless communications technology /[edited by] Afif Osseiran, EricssonJose F monserrat, Polytechnic University of Valencia, Patrick Marsch, Nokia NetworksNew York: Cambridge University Press, 2016LCCN2015045732|ISBN978110713009( hardback)LCSH: Global system for mobile communications. Mobile communication systems- StandardsLCC TK5103483A152016DDC62138456dc23Lcrecordavailableathttp://icCn.loc.gov/2015045732IsBN 978-1-107-13009-8 HardbackCambridge University Press has no responsibility for the persistence or accuracy ofURLS for external or third- party internet websites referred to in this publicationand does not guarantee that any content on such websites is, or will remainaccurate or appropriateTo my new born son S, my twin sons H& N, my wife L s-y for her unwaveringencouragement, and in the memory of a great lady my aunt K eA OsseiranTo my son, the proud fifth generation of the name Jose Monserrat. And with thewarmest love to my daughter and wife, for being always there.E MonserratTo my two small sons for their continuous energetic entertainment, and my dearwife for her amazing patience and support.P MarschContentsList of contributorspage xIvForewordAcknowledgmentsXIXAcronymsXXIIIntroduction1. 1 Historical background1.1.1 Industrial and technological revolution: from steam enginesto the internet1. 1.2 Mobile communications generations: from IG to 4G1.1.3 From mobile broadband ( mbb) to extreme MBB1. 1.4 IoT: relation to 5G1.2 From ICT to the whole economy6771.3 Rationale of 5G: high data volume, twenty-five billion connecteddevices and wide requirements1.3.1 Security1.4 Global initiatives1. 4.1 METIS and the 5G-PPP1. 4.2 China: 5G promotion group2241. 4.3 Korea: 5G Forum141. 4.4 Japan: ARIB 2020 and Beyond Ad Hoc1. 4.5 Other 5G initiatives14.6 Iot activities1.5 Standardization activities445551.5.1ITU-R1.5.23GPP161.5.3 EEE161.6 Scope of the book16References185G use cases and system concept212. 1 Use cases and requirements212.1.1 Use cases212. 1.2 Requirements and key performance indicatorsContents2.2 5G system concept322.2.1 Concept overview322. 2.2 Extreme mobile broadband342.2.3 Massive machine-type communication362.2.4 Ultra-reliable machine-type communication382.2.5 Dynamic radio access network392.2.6 Lean system control plane432. 2. 7 Localized contents and traffic flows52.2.8 Spectrum toolbox2. 3 Conclusions48References48The 5g architecture503.1 Introduction503.1.1 NFV and SDN503.1.2 Basics about ran architecture533.2 High-level requirements for the 5G architecture563.3 Functional architecture and 5g flexibility573.3.1 Functional split criteria583.3.2 Functional split alternatives593.3.3 Functional optimization for specific applications3.3.4 Integration of lte and new air interface to fulfill 5Grequirements3.3.5 Enhanced Multi-RAT coordination features663. 4 Physical architecture and 5G deployment3.4.1 Deployment enablers673.4.2 Flexible function placement in 5G deployments713.5 Conclusions74References75Machine-type communications774.1 Introduction774.1.1 Use cases and categorization of mto774.1.2 MTC requirements804.2 Fundamental techniques for MTC834.2.1 Data and control for short packets834.2.2 Non-orthogonal access protocols854.3 Massive mtc864.3.1 Design principles864.3.2 Technology components864.3. 3 Summary of mMTC features944.4 Ultra-reliable low-latency MTC944.4. 1 Design principles944.4.2 Technology componentsContents4.4.3 Summary of uMTC features1014.5 Conclusions102References103Device-to-device(D2D)communications1075.1 D2D: from 4G to 5G1075.1.1 D2D standardization: 4G LTE D2D1095.1. 2 D2D in 5G: research challenges1125.2 Radio resource management for mobile broadband D2D1135.2.1 RRM techniques for mobile broadband d2d5.2.2 RRM and system design for D2D1145.2.3 5G D2D RRM concept: an example5.3 Multi-hop d2d communications for proximity and emergencyservices1205.3.1 National security and public safety requirements in 3GPPand Metis1215.3.2 Device discovery without and with network assistance125.3.3 Network-assisted multi-hop d2d communications1225.3.4 Radio resource management for multi-hop D2D1245.3.5 Performance of D2D communications in the proximitcommunications scenario1255. 4 Multi-operator d2d communication1275.4.1 Multi-operator D2D discovery275.4.2 Mode selection for multi-operator D2D1285.4.3 Spectrum allocation for multi-operator D2D295.5 Conclusions133References1346Millimeter wave communications1376. 1 Spectrum and regulations1376.2 Channel propagation1396.3 Hardware technologies for mm W systems1396.3.1 Device technology1396.3.2 Antennas1426.3.3 Beamforming architecture1436.4 Deployment scenarios6. 5 Architecture and mobility1466.5.1 Dual connectivit1476.5.2 Mobility1476.6 Beamforming1496.6. 1 Beamforming techniques1496.6.2 Beam finding1506.7 Physical layer techniques1526.7.1 Duplex scheme152
- 2020-12-06下载
- 积分：1
|
联系客服（QQ：3324461878）
