网站首页

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

于 2020-12-03 发布

 0  248

下载积分: 1 下载次数: 2

我要下载

代码说明：

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

大屏展示源码
使用echarts实现大屏展示包括数据源码可修改无加密包含地图、饼图、柱形图、折线图、等多种常用图表

2020-11-05下载

积分：1
MATLAB 智能算法超级学习手册中程序代码
MATLAB 智能算法超级学习手册中程序代码

2021-05-06下载

积分：1
典型的多目标优化算法matlab代码---PlatEMO（你所需要多目标优化代码都有）.zip
【实例简介】PlatEMO平台是由课题组田野师兄进行开发的，里面包含了众多经典多目标优化算法的matlab代码，需要的自行下载(仅仅限粉丝下载)

2021-11-30 00:42:17下载

积分：1
cpu设计实例-verilog
cpu设计实例-verilog,通过这个文档你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形

2020-11-30下载

积分：1
ECP助手是一款易文件分析工具
ECP助手是一款易文件分析工具，您可以利用ECP助手重新分析源码，分析易模块，还原子程序，让您的软件可以正常使用，本工具可用于模块逆向（普通模块逆向、密码模块逆向、解除精易助手模块加固）、源码修复（用于被破坏打不开的源码修复）。运行环境：易语言5.9版本易语言助手使用说明：如已安装以上环境，请把本压缩包内所有文件解压覆盖到易语言目录勾选本库即可

2020-06-25下载

积分：1
SVM工具箱，用于数据的回归、预测以及分类
svm工具箱中有非常详细的svm的分类、回归、预测的源代码，并且有相应的例子，对需要使用svm的同志非常的有帮助！希望对大家有所启发和帮助！

2020-12-11下载

积分：1
Ycbcr颜色空间下成熟苹果识别（有标记方框）
Ycbcr颜色空间下成熟果实识别，有标记方框，能够将成熟苹果框起来，附带孔洞填充功能.此外，还有测试图片和实验报告

2020-11-03下载

积分：1
高阶累积量程序
比较四阶累积量和二阶矩的DOA性能，在高斯色噪声和白噪声条件下比较两者的性能

2020-11-30下载

积分：1
MATLAB数值类综合算法常用数值计算工具包
MATLAB 数值类综合算法常用数值计算工具包龙贝格算法.改进欧拉法.龙格库塔方法.复合辛普森,Matlab数学建模工具箱以及众多实例.常用算法如遗传算法精解、模拟退火算法、Floyd算法.分治算法.动态规划.组合算法.贪婪算法等等。

2020-11-30下载

积分：1
东北大学软件工程历年真题
东北大学软件学院软件工程历年真题 2004~2017 期末考试真题

2021-05-09 18:18:34下载

积分：1

696518资源总数
106155会员总数
8今日下载

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

0 个回复

热门标签

热门下载