基于VerilogHDL的SPWM全数字算法的FPGA实现

代码说明：

在详细阐述正弦脉宽调制算法的基础上， 结合DDS 技术， 以Actel FPGA 作为控制核心，通过自然采样法比较1 个三角载波和3 个相位差为1 200 的正弦波， 利用Verilog HDL 语言实现死区时间可调的SPWM 全数字算法，并在Fushion StartKit 开发板上实现SPWM 全数字算法。通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。