登录
首页 » Others » 单载波频域均衡(SC-FDE)仿真

单载波频域均衡(SC-FDE)仿真

于 2020-12-04 发布
0 350
下载积分: 1 下载次数: 8

代码说明:

仿真比较了SC-FDE与OFDM均衡性能,包括LMS,Z-F算法,RLS算法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 个人简历FLASH
    FLASH制作的个人简历,背景音乐,按钮跳转,水波纹技术等应用
    2020-12-07下载
    积分:1
  • 蚁群算法实现三维路径规划Matlab源码
    蚁群算法实现三维路径规划Matlab源码内有算法论文
    2020-12-06下载
    积分:1
  • 清华模式识别第大次作业
    用身高体重数据进行性别分类的实验用本组采集的数据作训练样本,采用身高和体重为特征进行性别分类,在正态分布假设下估计概率密度,建立最小错误率贝叶斯分类器,写出得到的决策规则;将分类器应用到训练集上计算训练错误率;把分类器应用到dataset1.txt 上,计算测试错误率。在分类器设计时尝试采用不同先验概率(比如0.5 对0.5,0.24 对0.76 等),考查对决策和错误率的影响。自行给出一个决策表,采用最小风险贝叶斯决策重复上面的实验。用题2 中得到的似然比或对数似然比为分类指标,粗略画出ROC 曲线。
    2020-12-09下载
    积分:1
  • MFC 学生成绩管理系统.zip
    【实例简介】自己写的MFC学生成绩管理系统,包括增删改查,以及ADO数据库连接代码简单,结构清楚明白,易于理解
    2021-12-10 00:34:48下载
    积分:1
  • STM32 4*4矩阵键盘(扫描方式)
    主要实现矩阵键盘的功能。矩阵键盘使用PB8到PB15引脚,其中,PB8到PB11固定为推挽输出,PB12到PB15固定为下拉输入。即,无键按下时,对应PB12到PB15为0,有键按下时,PB12到PB15中,对应的引脚为高。
    2020-12-05下载
    积分:1
  • 经典线性调频信号的模糊函数仿真
    经典线性调频信号s(t)=exp(j*pi*k*t^2)的模糊函数仿真。
    2020-12-09下载
    积分:1
  • ADRC控制算法论文全集
    这里面包含了韩京清学者研究ADRC控制算法的所有论文资料11份。1、安排过渡过程是提高闭环系统_鲁棒_省略__适应性和稳定性_的一种有效方法_黄焕袍2、从PID技术到_自抗扰控制_技术_韩京清3、大时滞系统的自抗扰控制_韩京清4、反馈系统中的线性与非线性_韩京清5、非线性PID控制器_韩京清6、非线性跟踪_微分器_韩京清。。。。。。
    2020-06-21下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • STC89C52RC使用电位器控制WS2812B调光
    STC89C52RC使用电位器控制WS2812B调光,晶振24M,使能6T,否则频率不够(https://blog.csdn.net/yaleond/article/details/83474974)
    2020-12-03下载
    积分:1
  • LATEX PPT模板
    LATEX PPT模板
    2020-12-07下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载