智能步进电机驱控芯片TMC5160中文手册-带书签.pdf
中文版的芯片手册，官方刚翻译不久，本人添加了所有书签，包含我的笔记注释，绝对可以成倍提高开发效率！TMC5160 DATASHEET(Rev. 1.08/2018-NOV-19)目录10.1温度传感器3操作原则…看。香看音102短路保护..…731.1关键概念10.3开路诊断……751.2控制接口斜坡发生器…761.3软件1.4运动和控制电机11.1实际单位换算761.5静止态自动降电流.8112运动轮廓1.6 STEALTHCHOP2& SPREADCYCLE驱动……8113讴度阈值791.7 STALLGUARD2-机械负载传感114参考开关1.8 COOLSTEP-负载自适应电流控制…91.9 DCSTEP-负载相关速度控制…STALLGUARD2负载检测..821.10编码器接口∴…..10121调整 STALLGUARD2阈值SGT引脚分配12.2 STALLGUARD2更新速率和滤波器123检测电机堵转3521封装外形……11124用 STALLGUARD实现归零2.2信号描述12125 STALLGUARD2操作局限性85示例电路15COOLSTEP操作8631标准应用电路…15131对用户的好处…32外部栅极电压调节器.16132C00 OLSTEP设置.8633选择 MOSFET和斜率17133调节 COOLSTEP,883.4调整MOSF氏T桥臂19步进/方向接口sPI接口141时序4.1SP数据报结构.142改变分辩率4.2SP|信号23143 MICROPLYER和静止检测914.3时序24寄存器…D|AG输出…9251通用配置寄存器2715.1脉冲/方向模式925.2速度相关的驱动特性控制寄存器∴33152运动控制模式925.3斜坡发生器岢存器35DCSTEP 945.4编码嚣寄存器5.5电机驱动寄存器161用户好处42162设计 DCSTEP…STEALTHCHOP∴52163运动控制模式下的 DCSTEP9561参数自调整16.4 DCSTEP模式下的堵转检测9562 STEALTHCHOP选项16.5 DCSTEP操作中的测量电机实际速度.966.3 STEALTHCHOP电流调节器….16.6步进/方向模式下的 DCSTEP……976.4基于速度的定标……58紧急停止1006.5 STEALTHCHOP和 SPREADCYCLE两者组合.596.6 STEALTHCHOP的标志位增量编码器ABN接口∴1016.7空转和被动制动61181编码器时序102SPREADCYCLE和经典斩波方式63182没置编码器以匹配电机分辨率∴…..102183闭环10271 SPREADCYCLE斩波器647,2经典恒定关断时间斩波器67直流电机或螺线管104选择采样电阻19.1螺饯管操作104基于速度的模式挫制快速配置指南105诊断和保护73人门∴110www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-19421.1初始化例程11027.2地的布线119独立操作模式273桥臂电压的布线119111274供电滤波119外部复位..113275布线示例120时钟振荡器和输入113封装机械数据.22241内部时钟…∴113281TQF48EP封装尺寸图…122242外部时钟113282 QFN-WA封装尺寸124283封装代码125最大电气参数设计理念,126电气特性114声明126261操作范围114262直流特性和时序…ESD敏感126115263热特性11732图表127布线考虑119修订历史128271芯片底部焊盘119参考…128www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-19操作原则TMC5160运动控制和驱动芯片是C門U和大功率步进电机之间的智能功率接口器件。所有步进电机逻辑完全在TMC5160内,不需要软件来控制电机一一只需提供目标位置。TMC5160提供了许多独特的増强功能,这些功能通过集成的控制驱动器得以实现。TMC5160的六点斜坡发生器自动使用 stealthchoesTep, costEp, and stallguard2来优化每个电机的运动。TMC5160将TMC2100、TMC2130和TMC513系列扩展到更高的电压和更高的电机电流TMC5160提供三种基本操作模式:模式1:全功能运动控制和驱动器所有步进电机逻辑完全在TMC5160内。不需要软件来控制电机—一只需提供目标位置。SDMoDE接地使能此模式模式2:脉冲和方向驱动器像TMC4361这样的外部高性能S-rεmp运动制器或￠pU产生与系统內其他部件(如电杌)同步的脉冲和方向信号。TMC5160控制电流和运动模式,并反馈电机状态。 micro Plyer自动平滑运动。SDMⅥODE接高电平使能此模式。模式3:简单的步进和方向驱动器TMC5160裉据步进和方向信号控制电机。 micro Plyer自动平滑运动。不需要CPU:配置由硬件引脚完成。静止保持电流控制由TMC5160完成。可选的反馈信号作为错误检测和冋步标志的输岀。SP|MODE接地, SD MOD接高电平使能此模式TMC5160SOUTI StepBlABREMP generatethtronmotor driversA interfaceeado,dle千aprag"arnrsteppemctoDIAG/INT out4206 er tryDIAGO SWNngle wirak dlanosicsinfare16MH亿r→HtellGuard2Tudose:3V。-5vCC 10一oth GD: UART modeoct driver enable图11TMC5160基本应用框图(运动控制器)www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-192OUTtage TMC5160redUcionInterfacespread OyclestealthahopSRBHsteppeDIAG/INTDIAG1ingle wira931. 121 MHtCKINstallGuard2Tv图12TMC5160步进/方向模式应用框图TMC5160carge pumAnigratioDMD2ConfiguratonCntrol resisterpmgrarmmahlAmotorspreadace (CNDCFGSllIndex pulseDriver erpBMMA23.3v5r5vCC villagec1→SRALStandalone modeapt driver enable图13TMC5160独立模式驱动器应用框图11关键概念TMC5160实现了 TRINAMIC产品独有的高级功能。这些特征在许多步进电机应用有效的提高了精度、能效、可靠性、平滑性和能耗。www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-19stealth Chop2m无噪声、高精度斩波算法,用于电机的静止和运动状态下的静音控制。 stealth Chop2在stealthChoρ的基础上,加快了电机迳动加减速特性,降低的所需的电流最小值。spread cycleˉ高精度斩波算法,用于高动态电机运动和产生绝对干净的电流波。低嗓音、低共振和低振动圻波器。dcstep7负載相关速度控制。它机尽可能快地移动,不失步stal guard2w无传感器堵转检沏和机槭负載测量coo/Step根据负载自适应电流,可将能耗降低75%micro Plyer细分内抬器,用于从全步开始,以较低分辨率步长输入获得仝256微步的平滑度除了这些性能増强辶外, TRINAMIC电机驱动器还提供了裣测和防上短路输岀、输岀开路、过热和欠压情况的保障措施,以增强安全性和故障恢复。12控制接口TMC5160支持SP接口和带有CRC校验的UART单线接口。此外还支持为无需寄存器配置的独立STEPDR模式。配置引脚SP_MoDE和SD_MODE到相应的高电平或者圯选泽接口。121sP接口sP丨接口是与总线时钟同步的串行位接口。当SP丨主设备发送数据到从设备时,从设备同时会向主设备返回数据。SP主机和TMC5160之间的通信包括一条40位发送命令字和一条40位接收状态字。每个完整乜机运动过程通常是由多条命令杓成,122UART接口单线接口支持类似RS485(SWP和SWN)或单线接口(SWN开路)的差分操作。它可以由任何标准UART驱动。不需要波特率配置13软件从软件的角度来看,TMC5160是一个具有多个控制和状态寄存器的外围设备。其中大部分是只读或者只写的。一些寄存器允许读写访闩。如果只写寄存器需要读-修改-写访问,可以在主软件中通过阴影寄存器实现www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-19814运动和控制电机141集成运动控制器集成的32位运动控制器貞接驱动电机到目标位置,或者加速到目标速度。所冇的运动参敖都可以动态改变。运动控制器立即重新计算。最小运动配置数据包含加速和减逸值以及最大运动逸度。支持设置启动和停止速度以及第二加速和减速度。集成运动控制器可对机械参考开关和无传感器 stallguard2及时响应。优势灵活编程斜坟参数有效地利用电动机转矩来加速和减速允许更高的机器性能即时反应停止和堵转条件142STEP/DR接口电机可选择通过步进和方向输入来控制。在这种情况下,运动控制器不使用。步进输入引脚上的有效边沿可以是上升沿,也可以是上升沿和下降活双边缘,归模弌笠(deσεe)控制。使用两个边缘捋步进信号的触发速率降低一半,对慢速通信接口(如光耦隔离接口)非常有用。在每个活动边上,DR输亼电平值决定是向前还是向后运行。每个脉冲可以是全步或微步,其中每个全步有2、4、8、16、32、64、18或256个微步。DR引脚上电平为低的步进(STE卩)脉冲增加了微步汁数器数值,而电平高的减少了微步计效器的数值。内部表袼将指针值转换成正弦和余弦值,控制电机微步咆流15静止态自动降电流自动电流减少大大降低了应用功耗和冷却需求。通过寄存器设置修改静态电流、延迟时间和衰减。自动飞轮和被动制动是静止的一种选择。被动制动将电机静止功耗降低到零,同时仍然禔供有效的阻尼和制动!斜坡发生器和STEP/DR两个操作模式都支痔一种更快检测靜止的配置。Standstill flag(st st)ORRENTIRUNstandstill delay 7POWERDOWN/HCLDDELAY220/218 docks power down pow er downRMS motor current trace(astsfandstill) delay tinm图1.1电机自动降电流16 stealth Chop2& spreadcycle驱动为灬 stealthcho基于电压斩波器的原理。除了电机机械滚轮軸承产生的噪音,它特别保证了电机在静上慢动作时绝对安静。不同于其他电压模弌斩波器, stealth Chop2不需要任何配置。通电后,它会在第次运动中自动学习最佳设置,并进一步优仳后续运动中的设置。初始的归麥过程足以使系统完成stealth Chop最佳配置。也可以选择,通过接口预先配置初始学习参数。 stealth Chop,通过对电机度的变化立即做出反应,允许高的电机动态。www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-19对于高动态的应用, spread Cycle是除 stealth Chop2之外的选项。它可以通过输入引脚(独立模式)或SP或UART接口配置。 stealth Chop2和 spread Cycle甚至可以结合使用,以达到两者的最佳效果: stealth Chop2用于无噪音的静止状态,无声平滑的性能, spread cycle用于高动态,低振动和最高的峰值逸度。spreadeαycle是周期斩波模弌。它在很宽的速厦和负载范围内提供平稳的操作和良好的共振阻尼。spreadcycle方案自动集成和调节快衰减周期,以保证平滑过零性能。stealth Chop2优势显著改善了低成本电机微步性能电机运行平稳安静绝对没有待机噪音降低机械共振产生改善的扭矩17 stallard2-机械负載传感stallguard2提供了对电机负载的精确测量。它可以用于堵转检测,也可以用于低于使电机失步的负载下的其他用途,例如 coolSte负载自适应调节电流。这提供了更多关于驱动器的信息,允许诸如无传感器归零和驱动器机械诊断之类的功能18 coolStep-负載自适应电流控制costep以最佳电流驱动电机。它根据stal! guard2负载测量信息将电机电流调整到实际负载所需的最小量。节约了能源,降低了芯片的温度。好处是:能效能效功耗降低高达75%电机产生较少热量提高了机械精度较少或没有散热提高了可靠性使用较小的电机减少所需的转矩→成本较低的电机完成这项工作图15显示了42mm步进电机当使用 costep时,与50%转矩的标准操作相比的效率。在本例中cool step在60转/分以上时启用EffieEficiency with 50% torque reserve彐 fluency050100150200图15 costEp下的能效(示例)19 esTep-负载相关速度控制esTep能让电机在其负载极限和逸度极限附近运行,而不失步。如果皃机上的机械负载増加到堵转负载点,电机会自动降低速度,这样它仍然可以驱动负载。有了这饣功能,马达将不会堵转。除了在较低速庋下增加扭矩之外,动态惯性淂允许电杋通过减速克服机械过载。 esTep直接与斜坡发生器集成,www.trinamic.comTMC5160 DATASHEET(Rev. 1.08 /2018-NOV-1910因此即使电杌速度因机械负载増加而需要降低,也能达到目标位置。dcStεp可以在没有任何失步的情况下达到10倍或更大的动态范围。通过优化高负载情况下的运动速度,该功能进-步提高了整体系统效率esTep优电机在过载情况下不会失步应用程序可以运行的更快自动实现最高的加速度在速度极限下实现最高的能效全步驱动达到最高电机扭短便宜的马达便能满足应用110编码器接口TMC5160为部增量编码器提供编码器接口。编码器不仅用于失步的判断,还可实现运动控制器的归零功能(替代参考开关)。可编栏预分频器设置编码器分辨率以适应电机分辨率。内部包含一32位编码器计数器。www.trinamic.com
- 2020-12-04下载
- 积分：1
基于FPGA的数字通信实现多路数据时分复用和解复用系统系统
本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统，使用硬件描述语言很好的实现了系统功能。第2页共63页AbstractThe system is designed for data multiplexed and de-multiplexed. It is based on TDMThe systern includes the transmitter and the receiver. They are implemented mainly by FPGaThere are three inputs in the transmission system: data from A/converter, DIPI and DIP2The three channels are out serially and time-divisional under the FPgas control. The FPGain the transmitter is divided into four modules which are frequency divider, Barker generator,data multiplexer and voltage display. voltage display is used for processing the data convertedy ADC and sending it to the LED. The serial data are serial shifted into the FPGa in thereceiver. Bit-synchronize and frame-synchronize are both picked up, and then de-multiplexThe FPGA in the receiver is divided into three modules which are digital PLL, datade-multiplexer and voltage display. The transmitter will multiplex four ways of 8-bit paralleldata. The first way is adC data, the second and the third way is generated by dip-key. Theother is Barker code used for frame synchronizing. The receiver will maintain the bitsynchronizing, recognize one frame and de-multiplex three ways data. The essay will discussthe design progress, the programming idea and some problems. Works have to be done by thedesigner are: Specify all system components, Make system specification, Draw systemschematics, Write RTL code according the schematics, Synthesis and simulate the rtl codeDesign the PCBS, Validate the functions of the FPGA on-line.Keywords: DPLL; Frame-synchronize; TDM; Verilog HDl; Serial A/D convert;第3页共63页目录引1数字复接系统简介52数字复接方法及方式2.1数字复接的方法…中中·2.2数字复接的方式………3系统原理和各模块设计………………………63.1系统原理及框图…3.2发端系统设计…3.3收端系统设计…···中··中··中····中·,中………93.4FPGA的设计流程“····“:*·············=·······*·*··3.4.1设计输入···“··++··+··*+··+··+++*···++++·*·+·++34.2设计综合……………………123.4.3仿真验证123.4.4设计实现……123.4.5时序分析123.5发端FPGA设计………………………133.5.1分频模块…翻……143.5.2复接模块……………………………………153.5.3显示模块……………………163.5.4编译与仿伤真…………………183.6收端FPGA设计……………………………………………………193.6.1数字锁相模块…………···→····;··中·······中···········→··············203.6.2解复用模块…··++·*···中+“··“++………………………213.6.3显示模块………………………………………………223.6.4编译与仿真………………………………223.7数字锁相环原理及设计……………………………2338串行AD工作原理………………2539并行D/A的工作原理…263.10 Altera flex10K10介绍………………………………………………………………274系统调试…………………………………………………325 Quartus||软件及 Ver log语言简介…………325.10 artus I软件简介……………………………………………………325.2 Verilog语言简介……………………………………………………………34第4页共63页6结论····“4··+·→··*·*··“······+“·+····“······“··+·+“+·…“*·.·+··+“·+·+·*··…………35谢辞36参考文献·a···.········和··::··中.事…37附录…38docn豆丁www.oocin.com第5页共63页引言数字复接、分接技术发展到80年代已经趋于成熟,形成了完善的EI、T系列。它使得多路低速信号可以在髙速信道中传输,同时提髙信道的利用率。PLD/FPGA是电子设计领域中最具活力和发展前途的一项技术,它的影响丝毫不亚于70年代单片机的发明和使用。可以毫不夸张的讲,PID/FPGA能完成任何数字器件的功能,上至高性能CP,下至简单的74电路,都可以用PLD/FPGA来实现。PLD/FPGA如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用PLD/FPGA的在线修改能力,随时修改设计而不必改动硬件电路。使用PLD/FGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。,PLD/FGA的这些优点使得PLD/FPGA技术在90年代以后得到飞速的发展,同时也大大推动了EDA软件和硬件描述语言的进步。本设计主要利用了FPGA及 Verilog hdl语言来设计数字复、接分接系统。数字复接系统简介在数字通信网中,为了扩大传输容量和提高传输效率常常需要把若干个低速数字信号合并成为一个高速数字信号,然后再通过高速信道传输,这就是所谓的数字复接技术。数字复接是一种已经非常成熟的技术,广泛地应用于无线通信、光通信和微波接力通信。图1-1数字复接系统方框饜图1-1所示,数字复接系统包括数字复接器( digital multiplexer)和数字分接时钟「定时同定时步复分日恢接复器( digital de- multiplexer)两部分。数字复接器是把两个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的合路数字信号的设备;数字分接器是把合路数字信号分解为原来的支路数字信号的设备。数字复接器是由定时、调整和复接单元所组成;数字分接器是由同步、定时、分接和恢复单元所组成。定时单元给设备提供统一的基准时间信号,同步单元给分接器提供与复接器基准时间同步的时间信号,调整单元负责同步输入的各支路信号。恢复单元与调整单元相对,负贵把分接出来的各支路信号复原第6页共63页2数字复接方法及方式2.1数字复接的方法数字复接的方法主要有按位复接、按字复接和按帧复接三种(1)按位复接按位复接的方法是每次只复接每个支路的·位码,复接后,码序列中的第·位表示第一路中的第一位码;第二位表示第二路的第一位码;以此类推,第N位表示第N路的第一位码。这N位码形成第一时隙。同样,第二时隙是有每路的第二位码复接而成。这种复接方法的特点是设备简单、只需小容量存储,易于实现(2)按字复接按字复接就是每次复接支路的一个字或字节。复接后的码顺序是每个封隙为一路n位码。它的特点是利于多路合成和处理,但要求有较大的存储容量,使得电路较为复杂(3)按帧复接这种方法是每次复接一个之路的一帧数码,它的特点是复接时不破坏原来的帧结构,有利于交换,但要求有更大的存储容量。22数字复接的方式按照复接时各低速信号的情况,复接方式可分为同步复接、异步复接与准同步复接。(1)同步复接同步复接被复接的各个支路信号在时间上是完全同步的。在实际应用中,由于各个支路信号到达的时间不一样,造成支路间的码位相位不同,使得信息不能被正确复接。因此需要对支路进行相位调整。在复接时,要插入帧同步码及其它的业务码。(2)异步复接将没有统一标称频率的不同支路数字信号进行复接的方式成为异步复接。在数字通信中广泛采用这种复接方式。(3)准同步复接准同步复接是指参与复接的各个低速信号使用各自的时钟,但各支路的时钟需要在定的容差范围内。准同步复接实际上是在同步复接的基础上增加了码速调整功能3系统原理和各模块设计3.1系统原理及框图首先介绍系统的工作过程。此数字通信系统分为发端和收端两部分。在发端,FPGA对A①D变换数据、DIP1数据和DIP2数据插入帧同步码,形成一帧,对此帧按位时分复用并串行发送出去。同时,A/D输入端的模拟电压值将通过FPGA的处理,显示在七段数码管上。在收端,FPGA首先从串行码中提取位时钟,然后识别帧同步。当识别出帧同步后,FPGA解复用三路并行码,分别将这三路并行码送到后面的D/A变换器、LED1和LED2同时,第一路并行码通过FGA的处理,显示到七段数码管上。传输帧结构如图3-1所示:第7页共63页帧同步第一路第二路|第三路图3-1传输帧结构总系统框图如图3-2所示:七段数码管七段数码管A/DD/A信道DI P1立FPGA收端FPGALED 1DIP2LED2图3-2总系统框图3.2发端系统设计图3-3是发端系统方框图七数码簣豆丁A/D信道DP1愛端FPGADIP2图3-3发端系统方框图如图3-3所示,发端有三路信号:A/D变换信号、拨码开关1和拨码开关2产生的8位信码。AD变换的信码经过FPGA处理显示到七段译码管上,它代表变换前模拟信号的电压值。由于三路信号都是静态信号,因此输入不用进行码速变挨和码速调轄。输出信号的码速率为256Kbps。发端电路在做PCB时需要单层布线,因此将发端系统板倣成三块小板,分为三个图,分别是发端主图、AD变换图和LED显示图。发端主图如34所示,以发端FPGA为核心,其它功能块逐一实现。为了FGA运行的稳定,要在其周围加入6个滤波电容,电容值为0.1uF。拨码开关与排阻共同构成八位信码,分别接到FPGA的8个I/0端口。复位电路是系统正常运行的必要部分,它由按键开关,电解电容和电阻构成。主图板与AD变换板、LED显示板之间用插针和电线连接。这些插针和电线将为A/D变换板和LED显示第8页共63页板提供电源和通信路径。此外,FPGA还需要配置电路。配置电路在开杌时将配置文件载入到FPGA中,FPGA才可以工作。配置电路由上拉电阻和插座组成,其中,五个端口接到FGA五个配置引脚,他们是:DATA0、 sTATuS、 nCONFIG、 CONF DONE与DCLK。3图AA399999温899998旨若起Ed kDYnizisr含已四=图3-4发端主图原理图A/D变换图如图35所示,要说明的是,这里没有采用并行A/D,而是采用了串行A/D,这样可以节省FPGA的管脚。我使用的ADC型号是TC549。TLC549转换输入端模拟量为数字量,为FPGA提供串行数据。这块板的电源由主图板提供,电源端接到主图板的电源端。TLC549需要一片0.1uF的陶瓷电容为芯片的电源端滤波。在做PCB时,这片电容应靠近芯片的VCC与GND。TLC549的模拟输入量有电位器分压和外部输入,通过单刀双掷开关选择。外部输入的模拟量可以是信号源输出,音频输入等。AA「区YcAy图3-5AD变换图第9页共63页LED显示图如图3-6所示,我用五位LED显示模拟电压值。它可以提供0.0001的显示精度。这五位LED由一位独立LED和一个四LED组组成。这五个LED采用扫描方式显示。扫描显示是LED显示的常用方法。通过五个PNP管控制五个LED分时发光,时隙为32ms。在此时隙下,人眼不会察觉到LED分别点亮,而是同时在亮。此法不仅节省七段译码驱动芯片和FPGA的管脚,而且节约电能。小数点的位置固定不变:因此只需将独立LED的小数点设计为常亮。LED数码管采用共阳极,公共端接PP发射极,PNP集电极接电源,PNP的导通由FPGA控制。七段译码芯片采用DM74LS47,它是一片驱动共阳极LED数码管的芯片。同样,在这片芯片的VCC与GND之间加入0.1uF陶瓷滤波电容和essOyNC 5v In图3-6LED显示图3.3收端系统设计收端系统框图如图3-7所示七段数码管D/A信道收端FPGAED1LED2图3-7收端系统框图
- 2020-12-03下载
- 积分：1
