登录
首页 » Others » Java课程设计(超市管理系统)Myeclipse+MySql

Java课程设计(超市管理系统)Myeclipse+MySql

于 2020-12-07 发布
0 249
下载积分: 1 下载次数: 3

代码说明:

本资源中包含超市管理系统的实验报告,可以直接上交版。以及myeclipse下的项目文件。可以直接添加进行运行验证。 超市管理系统有一下模块:一.基本档案管理设计与开发;二,采购订货设计与开发;三,出入库设计与开发;四,人员部门的设计与开发;五,管理员的设计与开发。以及相应信息的增、删、改、查等功能。     数据库设计(或数据结构设计):数据库中包含以下表: 1 管理员信息表:用于登陆系统时进行信息的比对。 2 职员表:存储企业职员的身份信息。 3 采购表:存储采购的商品信息。 4 入库表:存储进入仓库的商品信息。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 商城后台管理系统HTML+css+jquery
    一个非常完善的后台管理系统前端源码,使用HTML+css+jQuery开发。
    2020-12-05下载
    积分:1
  • 基于MATLAB语音信号去白噪声、高斯白噪声分析的源
    基于MATLAB语音信号去白噪声、高斯白噪声分析的源程序,将白噪声中的1/10改成1/50就可滤除白噪声,高斯白噪声的就不用改了!
    2020-12-05下载
    积分:1
  • 深信服SCSA实验全套资料.rar
    深信服SCSA实验全套资料.rar
    2020-02-18下载
    积分:1
  • 安装thermo xcalibur 2.2必须的foundation 2.0安装文件
    要安装xcalibur 2.2必须先安装foundation 2.0(ThermoPlatform.exe)。一直找不到foundation 2.0,下载的xcalibur 2.2都无法安装,现在终于找到了,共享一下。
    2020-12-12下载
    积分:1
  • 正弦波,方波,三角波,锯齿波生成
    这是利用FPGA产生的正弦波,方波,锯齿波,三波,先用matlab或生成波形的软件生成波形的数据,然后存入ROM中,再利用DDS产生原理输出波形
    2020-11-02下载
    积分:1
  • 时差和频差无源定位方法研究matlab
    一.dwmain.m为定位程序,1.调用了gj.m(轨迹方程)2.SC.m(时差定位程序)3.pc.m(频差定位程序) 二.GDOP_main.m为时差定位GDOP图 三.pcgdop_main.m为频差定位GDOP图 【程序说明】 一.dwmain.m为定位程序,1.调用了gj.m(轨迹方程)2.SC.m(时差定位程序)3.pc.m(频差定位程序)二.GDOP_main.m为时差定位GDOP图三.pcgdop_main.m为频差定位GDOP图
    2019-03-31下载
    积分:1
  • cpu设计实例-verilog
    cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形
    2020-11-30下载
    积分:1
  • 通信信号识别的经典matlab仿真
    通信信号识别的经典仿真,有数字的和模拟的,非常有价值
    2020-11-02下载
    积分:1
  • 基于STM32f103c8t6的智能农业检测装置(NRF24L01)
    基于stm32f103c8t6的无线(NRF24L01)农业多功用监测装置 ,KILL开发,有原理图(PDF格式)
    2020-06-27下载
    积分:1
  • Multigen+CreatorVega+Prime无人机三维视景仿真系统
    2.1 Vega Prime开发过程 Vega Prime 作为一专业的视景仿真开发平台 其开发流程自成体描述了 Vega Prime 结合 Creator 进行视景仿真开发的通用流程[16] 3.1 OpenFlight(*.flt)数据库格式 OpenFlight 数据格式是 Multigen 公司将所要仿真的环境与对象通过数学方6
    2020-11-28下载
    积分:1
  • 696516资源总数
  • 106611会员总数
  • 19今日下载