登录
首页 » Others » Latex转换工具(JPG,BMP, GIF, TIF, PNG 转化成eps格式)

Latex转换工具(JPG,BMP, GIF, TIF, PNG 转化成eps格式)

于 2020-12-07 发布
0 195
下载积分: 1 下载次数: 1

代码说明:

添加FreeImage.dll,直接可用,谢谢前辈提供这些牛逼的工具!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 带通滤波器 Multisim仿真
    1、熟悉Multisim9软件的使用方法。2、熟悉二阶低通滤波器的特性3、掌握二阶低通滤波器的幅频特性。
    2020-12-06下载
    积分:1
  • eeglab工具箱
    用于脑电分析,功率谱分析等
    2020-12-10下载
    积分:1
  • 数电课设计 四路智能抢答器.
    一个数字的四路抢答器;只要技术指标如下:(1)基本功能: 1.在主持人宣布下,四组参与抢答。(此时组号无显示)。 2.当有抢答者首先按下抢答开关时,相应显示灯亮并伴有声响(间断)、并且显示其组号和当前时间。同时,抢答器不再接收其它组的抢答干扰。 3.电路具有时间控制功能。要求在限定时间9秒后无人抢答时,该题作废,用声响提示(间断)。 (2)增加功能:无人抢答时,可以显示顺计时的时间。
    2020-12-07下载
    积分:1
  • 求图像中心点坐标.rar
    【实例简介】可以用来识别图像中物体的像素中心点坐标
    2021-12-04 00:55:02下载
    积分:1
  • 多目标优化进化算法
    基于NSGA-2思想的多目标优化程序,采用进化算法处理多目标实值优化问题
    2020-12-03下载
    积分:1
  • 宽带相控阵天线matlab代码
    将子阵结构和时延滤波器相结合是提高相控阵天线系统带宽性能的一种很好方式,这种结构的宽带相控阵天线系统,能有效解决孔径效应和孔径渡越时间。而且采用延时滤波器和子阵结构的天线系统结构简单、体积小、成本低,工程易于实现。上传的资料是用MATLAB仿真数字延迟滤波器,并完成宽带阵列的波束合成。延时滤波器的设计是宽带相控阵天线技术中的关键技术。未来宽带相控阵天线的发展,将朝着更宽的带宽方向发展,将会有更多更优秀的滤波器结构和技术方案被设计出来。
    2021-05-06下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 基于FPGA的采用等精度测频原理的频率计.zip
    设计一个用等精度测频原理的频率计。频率测量测量范围1~9999;其精度为 ;用4位带小数点数码管显示其频率;并且具有超量程、欠量程提示功能
    2020-12-01下载
    积分:1
  • 弹塑性损伤本构umat
    基于不可逆热力学原理建立的混凝土材料损伤本构,利用Fortran编写的umat
    2020-12-12下载
    积分:1
  • UWB matlab
    提供了uwb的matlab程序代码,毕业论文时使用,无需调试可以方仿真
    2020-12-03下载
    积分:1
  • 696524资源总数
  • 103920会员总数
  • 65今日下载