基于ISE14.7中的RAM模块IP核，采用Verilog，全面了解RAM工作原理

代码说明：

1,实现双口RAM，完全掌握调用IP核的流程;2,深入了解RAM，模拟1450字节数据，然后写入RAM，完成测试；3,完成RAM读写测试，数据“顺序”输出。