登录
首页 » Others » STM32F767+lwip+freertos 通过网页API获取天气城市的数据(整个工程文件,有源代码,有注释)

STM32F767+lwip+freertos 通过网页API获取天气城市的数据(整个工程文件,有源代码,有注释)

于 2020-12-09 发布
0 270
下载积分: 1 下载次数: 2

代码说明:

STM32F767+lwip+freertos 通过网页API获取天气城市的数据(整个工程文件,有源代码,有注释)通过 2017.ip138.com/ic.asp 获得IP和地区ip.ws.126.net/ipquery?ip=255.255.255.255 通过IP获得城市信息www.weather.com.cn/data/cityinfo/111111111.html 通过城市代码信息获得天气信息。这些网址都可以通过windows的ping它们的网址 得到对应的IP地址,然后通过LWIP的设置板子为TCP客户端 绑定对应的网站IP进行通信。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VISUAL+C++++SQL+SERVER数据库应用实例完全解析
    VISUAL+C++++SQL+SERVER数据库应用实例完全解析,值得学习
    2021-05-06下载
    积分:1
  • yolo算法MATLAB
    yolo算法移植成matlab,权值文件需要自己下载(在官网),然后转成txt读取,主函数是detect_and_draw4,自己写的第一个代码,比较粗糙,但又懒得改哈哈,如果有优化的建议就私信我呀
    2020-12-12下载
    积分:1
  • 种新的改进粒子滤波算法
    标准粒子滤波算法存在的最大问题是粒子退化,针对这一问题,提出了一种改进的粒子滤波算法,该算法将无迹卡尔曼滤波算法(UKF)、混合遗传模拟退火算法和基本粒子滤波算法相结合,运用无迹卡尔曼滤波算法获得重要性函数,提高了粒子的使用效率;运用混合遗传模拟退火算法的进化思想,提高了粒子的多样性.仿真结果表明,新算法很好地解决了基本粒子滤波算法存在的粒子退化问题,提高了系统的滤波精度和稳定性(在信噪比为16 dB时,精度提高80%以上),较好地抑制了噪声的干扰.
    2021-05-06下载
    积分:1
  • WinCC 报警语音助手
    WinCC报警语音助手是一款 报警语音助手是一款 WinCC的辅助软件,它可以将报警消息语音方式通知 的辅助软件,它可以将报警消息语音方式通知 操作员。该报警语音并未使用预先录制的频文件,而是自动朗读当前消息本它可 操作员。该报警语音并未使用预先录制的频文件,而是自动朗读当前消息本它可 操作员。该报警语音并未使用预先录制的频文件,而是自动朗读当前消息本它可 操作员。该报警语音并未使用预先录制的频文件,而是自动朗读当前消息本它可 操作员。该报警语音并未使用预先录制的频文件,而是自动朗读当前消息本它可 操作员。该报警语音并未使用预先录制的频文件,而是自动朗读当前消息本它可 操作员。该报警语音并未使
    2021-05-06下载
    积分:1
  • 相位码脉冲压缩雷达的多普勒补偿算法
    相位编码脉冲压缩雷达的多普勒补偿算法,具有工程实用价值。
    2020-12-08下载
    积分:1
  • matlab 图像傅里叶变换 (源代码)
    matlab 图像傅里叶变换 (源代码)
    2020-11-30下载
    积分:1
  • LCD1602 Verilog实现源代码
    本人写的基于FPGA的LCD1602显示模块。经过本人测试,已经用在项目中。
    2020-12-08下载
    积分:1
  • turbo码在高斯信道下和衰弱信道下结合qpsk调制的仿真
    主要是利用qpsk调制和turbo码在高斯信道下和衰弱信道下做的结合仿真,对比出调制性能和编码性能,最后会反应在误码率曲线上。
    2020-11-30下载
    积分:1
  • 基于Qt温度采集的上位机
    基于Qt开发的温度采集的上位机,但是仅有tcp/client,具体可以去我的博客看看。http://blog.csdn.net/qq_38960899/article/details/78589265
    2020-12-10下载
    积分:1
  • 基于FPGA的8b10b解码verilog实现
    本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载,最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。资源包中附有
    2020-12-11下载
    积分:1
  • 696518资源总数
  • 106148会员总数
  • 10今日下载