基于verilog的带fifo的串口设计
于 2020-12-11 发布
0 117
下载积分: 1
下载次数: 2
代码说明：
使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
