基于verilog的带fifo的串口设计

代码说明：

使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。