DDS线性调频信号发生器(FPGA, VHDL)
于 2021-05-06 发布
0 276
下载积分: 1
下载次数: 2
代码说明：
用VHDL编写的 正弦波DDS线调频信号发生器(FPGA）。其中，rom为1/4周期波形，波形起始、终止频率在K_con.vhd模块中的f1、f2常数。步进不仅频率控制字在判断clk上升沿下一行所加的数值。本程序通过QuartusII 9.0调试通过
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
