毕业答辩 USB上位机设计
我是毕业于重庆大学通信工程学院集成电路设计与集成系统2010级学生。我的本科毕业设计题目是串口/USB接口的上位机软件设计。这是我答辩用的PPT。串口/USB接口的上位机设计1绪论(1)选题背景和研究意义工业生产和科学研究对现场数据采集、处理的需求,使得高校、便捷的上位机应用到数据采集系统。(2)国内外研究现状数据采集产品alibaba com.tn产品实物图串口儿USB接口的上位机设计2方案对比与选择(1)数据采集系统整体框图该系统主要由以下几个功能模块组成,如下图所示。SDRAM乒乓缓冲USBA模拟信号FPGA主控转换制器数据传输上位机软件外围配置系统功能模块框图(2)方案对比与选取口八USB2.0特征比较表特征插接操作性「成本传输传输速度是否需开发难度「发展性距离驱动方案不方便,体较慢,最串口积较大,需低长快达否简单接近淘汰重启230Kbps方便,小巧快,广泛普及USB20即插即用高短480Mbps是复杂前景光明数据釆集系统的关键指标和要求是精确和高速结合上表选取USB接口来进行系统中的数据传输。串口八USB接口的上位机设计3USB固件和驱动设计(1)USB芯片固件设计电复位初始化状态变量固件设计包括调用 TD Init(,使能中断主程序、初始化是否需要重枚举?是延时1.5s,重枚举子程序,重枚举否子程序,处理设一是否收到EUP包2是→分析命令,执行请求备请求子程序等主要子程序。是否产生中断挂起?是挂起处理器否是否收到唤醒信号?否/唤醒处理器调用TD_Po|()固件主程序流程图(2)UB2.0驱动设计为 Driverizard叵网Step Navigation Project Summary For微软用户Project Name= CQU USB [04441314Project NameProject Location =E: DRIVER dr3CQU USB[044413142. ProJect TypeProject Type=WDM驱动设3. Driver TypeHandle rP M reAd4. Hardware busHandle rP M] Write5. USB ResourcesHandle rP M device CoNtrol计参数配需andersDriver Tupe FUNCTIONALHardware bus= useB RegistryHardware=凵SBWv|D①44&FD1314置最终界4. Power0. WHInstallation面如下图2 Additional3. Summary所示HelBack屬Mext1 nish Cance1参数配置界面申SB接口的上位机设計4上位机软件设计上位机软件设计下图为上位机设计的流程图。开始变量定义并初始化数据处理并计算USB连接成功八否否数波形显数据保存?值是开启线程示数据再现?/诉开启采集?打开数据窗体上位机设计流程图串口闶SB接口的上位机設5调试运行整体调试重庆大学通信工程学院USB BLASTER6-FPGA JTAGJ7-FPGACyclone.I;U57FPGA+2SDRNYMUSB2AJ16Cyclone.Il调试过程CHFIu12J5RC5510 20M ADC MODULE zo 9oU58LIANGZIUSB硬件实物串口SB接口的上位机设许5调试运行(1)固件下载和驱动安装USB芯片的固件程序可通过 EZ-USB Control panel在线下载和固化,界面显示如下图所示。EZ-USB InterfaceDevice cypress Ez-USB FX2LP No ebL Clear Load Mon s EEPROM Select MonGEt DeGet Conf Get Pipes Get String= Down ade-Load Lg EEPRom URE Statvend Req Req 0x00 Value 0x0000 Index 0x0000 Length 0Dir o OUTHex Bytes CO B4 04 81 00 01 00so TranPipeLength 128Packet siBulk Trans PipeLength 64Hex BytesReset Pipe Abort Pipe File TransPipeSet IFace Interface DAltsetting 0ev立e⑩e三iPt了lEngthbDescriptorfype: 1bcdUSB: 0x0200bDevicecla33. 0xFE上 Devices1kC1a:xEFbDeviceFrotoc口LOHEEbMaxpackets立ze0:4vEndorx04B4立 aProductX613bcdDevice032001mAnufActurer. 0立adct立三e〓i卫 NUTE:上 unConEiquratior固件下载界面
- 2020-12-08下载
- 积分：1
一种求解带时间窗车辆路径问题的混合差分进化算法
时间窗的车辆路径问题进行研究，建立以最小化车辆数量和行驶路程为目标的多目标数学模型，提出一种结合改进差分进化算法和变邻域下降搜索的基于Pareto支配的混合差分进化算法。首先重新定义了个体的生成方式。其次，结合双种群策略和变邻域下降搜索技术来平衡算法的全局探索能力和局部开发能力，并在搜索过程中用随机个体替代种群中的重复个体，维持种群的多样性。然后引入Pareto支配的概念来评价个体的优劣性，并采用擂台法则构造非支配解集其中,N是种群规模,gem为当前进化代数, gem为最大进化按照这种方法,直到所有的顾客都被服务。这种解码方法可代数。以使解码后的路径和解码前染色体中所对应的路径方案·在进化过程中,采用双种群机制,使算法既能从局部极值致,并且使用车辆的数量可以在解码过程中灵活动态地获得,的邻域跳转到全局最优解的邻域,又能在全局最优解的邻域从而实现对车辆数量的自动寻优。例如染色体串361857内进行精细搜索,在每代进化完后通过子种群重组实现信息294,经过路径解码为:路线1:0→3→-6→0;路线2:0→1→8交流和融合,平衡算法的全局探索能力和局部开发能力→57→0;路线3:0→2→9-4→0随着进化过程的进行,种群中的个体会趋于一致,因此在3.3.2初始种群生成每次执行完变异、交义、选择操作后,采用随机个体替换掉种产生初始种群时,为了保证种群的多样性,其中90%的群中的重复个体,维持种群的多样性,以增强种群的全局探索个体采用N个顾客节点随机排列的方式来产生,应用前向插能力,然后从种群中随机选取若干个个体进行变邻域下降搜启发式算法(PFH)来生成剩下10%的个体。索进一步提高算法的局部开发能力降低算法陷入局部最优3.3.3变异操作的风险。鉴于标准差分进化算法采用实数编码,不能直接应用于3.2算法步骤VRPW问题,由于采用了自然数编码,因此重新设计了变异基丁以上的算法思想描述,混合差分进化算法的具体步操作方式来产生变异个体。由标准DE算法可知,变异个体骤如下是由目标种群中随机选择的3个目标个体相互作用的结果步骤1设置算法的相关参数,生成算法的初始种群设记x=[x,x2,…,x]V=[1,2,进化代数gen=0;[uE,1,t2,…,n]分别为第G代目标种群变异种群和试验步骤2根据 Pareto支配思想对种群中的个体适应值进种群的第z个个体。行评价,利用擂台法则和拥挤距离机制将种群个体分层排序,(1)P1子种群采用“DE/best/1”变异策略,重新定义得到每个个体的非支配层等级和拥挤距离值;v=g(F⑧g(x,Y),X)步骤3按照个体的非支配层等级和拥挤距离,并根据式中,1r2是区间[1,n里互不相等的整数;X是当前目式(12)式(13将种群划分为两个不同大小的子群P1和P2标种群中最好的个体,在本文中从非支配层等级序号最小的步骤4P1子群执行DE/bes1变异策略,P2子群执行非支配层中随机选取;F为缩放因子,且F∈[0,门DE/rand/1变异策略,并根据3.3.4节执行交叉操作;式(14)由两部分组成,第一部分为步骤5将初始种群与子群P1、P2重组为一个混合种△=F⑧g(X°,Y)群g(班,X),rand()
- 2020-12-09下载
- 积分：1
