中断控制器Verilog源代码

代码说明：

Intc的verilog源代码，用于接收中断源的中断信号，并判断优先级，依次发给CPU，CPU通过查状态寄存器IFSR确定需要服务的中断源，从而按优先级执行中断服务程序。