登录
首页 » VHDL » Opencore的IP Core,有实际合成过,可以用,大家参考

Opencore的IP Core,有实际合成过,可以用,大家参考

于 2022-01-22 发布 文件大小:205.16 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

Opencore的IP Core,有实际合成过,可以用,大家参考-Opencore of the IP Core, there is a practical synthesis that we could use, we refer to see

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 四种常用FPGA设计技巧,包括乒乓结构等。
    四种常用FPGA设计技巧,包括乒乓结构等。-Four kinds of commonly used FPGA design skills, including ping-pong structure.
    2022-05-19 22:16:35下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA的串口发送和接收,使用的verlilog语言(Using Verilog serial port program, send and receive.)
    2020-10-13 10:33:10下载
    积分:1
  • 是使用VHDL语言编写的基于FPGA的uart的源代码!
    是使用VHDL语言编写的基于FPGA的uart的源代码!-VHDL language is to use FPGA-based uart source code!
    2022-07-10 13:34:40下载
    积分:1
  • ACO-OFDM
    ACO-OFDM sdakldjas seuekdsjakdnskd
    2021-04-13 22:58:55下载
    积分:1
  • Decoder_CC_P
    Convolotional Decoding Based on Viterbi Algorithm
    2021-05-13 16:30:02下载
    积分:1
  • 基于FPGA的VHDL的电子琴
    自己去年做的实训项目,基于FPGA的VHDL的电子琴,可实现自动演奏与手动演奏,手动演奏是用PS2键盘听过按键来实现电子琴的发音,并且用VGA显示音符与音键,本设计采用模块化设计,底层使用代码,通过例化成原理图,最终在底层实现原理图之间的连接。
    2023-03-08 06:35:04下载
    积分:1
  • Cadence VHDL Operational the package, seeking to achieve root, You are not squar...
    Cadence的VHDL运算库包,实现求方根,平方你是不是以前不知道怎么弄.哈哈.-Cadence VHDL Operational the package, seeking to achieve root, You are not square did not know how get. Ha ha.
    2022-08-16 03:35:39下载
    积分:1
  • LCD1602
    通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)
    2013-08-04 13:12:05下载
    积分:1
  • Chip_hardware_description_language_related_program
    硬件描述语言相关芯片程序源码Chip hardware description language-related program source code(Chip hardware description language-related program source Chip hardware description language-related program source code)
    2010-07-28 07:53:40下载
    积分:1
  • dl.sh
    linux cmd line download script
    2012-03-15 02:51:11下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载