-
shuzishizhong
这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
- 2013-12-10 22:21:55下载
- 积分:1
-
Verilog HDL 程序设计实例
Verilog HDL 程序设计实例,对大家学习Verilog HDL硬件语音会有很大的帮助。
- 2022-07-13 10:49:27下载
- 积分:1
-
FPGA驱动LCD1602代码
这个是我自己写的LCD1602的代码,经过测试可以再LCD1602上正常运行,由于自己的板子是4线制的,所以通过4线制来通信,对于知道8线数据位编程的同学,不妨试试4线数据位怎么编写
- 2022-03-02 16:10:30下载
- 积分:1
-
i2c_master
verilog i2c master rtl+testbench 转自特权同学(verilog i2c master rtl+testbench)
- 2017-06-15 16:30:14下载
- 积分:1
-
firewall
经过验证的firewall IP,用于SOC控制访问权限。
- 2022-02-07 22:16:56下载
- 积分:1
-
AD
说明: 基于fpga的ad采样程序 可控制ad9226对信号进行采样(Ad9226 signal sampling can be controlled by ad9226 sampling program based on FPGA)
- 2020-12-19 17:09:10下载
- 积分:1
-
FPGA MAC控制器
FPGA MAC控制器 可以用FPGA实现MAC控制器功能,FPGA MAC控制器 可以用FPGA实现MAC控制器功能,FPGA MAC控制器 可以用FPGA实现MAC控制器功能
- 2022-03-26 11:58:59下载
- 积分:1
-
XAPP200_ddr_sdram_64b
Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
- 2011-01-19 09:45:06下载
- 积分:1
-
简易信号发生器 FPGA
说明: 简易信号发生器,可以实现简单的信号实现,任意波编辑,通过FPGA的verilog语言实现功能,自测可以正常使用。(Simple signal generator, can realize simple signal realization, arbitrary wave editing, through FPGA Verilog language function, self-test can be used normally.)
- 2021-03-25 11:15:32下载
- 积分:1
-
OFDM_802_11
ofdm的发射链路和接收链路的Verilog源代码,包括长短训练序列的生成,导频插入,加cp,ifft。(Source code of transmission link and reception link of OFDM)
- 2020-12-22 21:19:06下载
- 积分:1