登录
首页 » Verilog » uart-gen.rar

uart-gen.rar

于 2022-01-25 发布 文件大小:6.13 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题,逻辑应该基本是没有问题的。但是如果转成外部通讯的话,看一下数据输入和输出时候的同步性。 2.用逻辑分析仪或者chipscope抓一下错误的数据,看能不能找到错误发生的规律。 3.请关注一下波特率的设置:在内部测试的时候是不是和外面接收时候一样,注意到波特率和频率的关系。 4.将ucf里面io试着换一下,查一下io的驱动能力,还有io最好不要悬空,接弱上拉看看。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog数控分频器的设计
    分析参考代码中的各语句功能、设计原理、逻辑功能,根据图1的波形提示,编写相应的Testbench文件代码,并用Modelsim进行仿真(仿真可以跳过时钟分频到100hz进程)。 在此基础上进行硬件验证。实验方法为:将clk接20Mhz时钟信号,rst_n接核心板开关S1,fout接发光二极管SD0,预置值d从DKA0-DKA7输入,改变d的输入,从发光二极管SD0判断输出信号的频率。
    2022-11-07 09:25:04下载
    积分:1
  • QPSK_System
    实现QPSK系统的调制解调仿真,基带成形滤波器采用升余弦滚降滤波器,将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)
    2020-12-22 15:39:07下载
    积分:1
  • uart(可综合)
    说明:  【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。 【实例截图】 【核心代码】核心代码包括TX,RX,Baud,FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)
    2020-12-08 16:00:16下载
    积分:1
  • hapf
    单相混合有源电力滤波器的设计与控制,在matlab中的仿真模型,功能效果很好。(The design and control of single-phase hybrid active power filter in matlab simulation model, the function works well.)
    2012-12-11 16:17:23下载
    积分:1
  • thesis
    thesis for simple virus detection processor which is developed in xilinx
    2015-02-18 23:51:11下载
    积分:1
  • systolic_arry
    利用systolic_arry实现矩阵的乘法/求逆等操作  矩阵为4*4矩阵   所发压缩包为ISE14.6的整个开发工程。
    2022-03-21 10:49:32下载
    积分:1
  • i2c 模块大师 & 奴隶
    现在我做的一些项目使用 i2cwhile wellso 我在这里做项目,i2c 奴隶啊不努力获取一些有关它的信息这里是 i2c 主代码
    2022-05-15 03:13:05下载
    积分:1
  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • 0001_EPM3064最小系统模块_带JTAG_LED_2mm插针
    EMP3064的开发板板,原理图,verilog例子,板子说明,规格书,全套资料(EMP3064 development board, schematics, Verilog examples, board instructions, specifications, a full set of information)
    2020-12-01 09:29:26下载
    积分:1
  • 基于FPGA和IP核的FIR低通滤波器
    用verilog语言实现数字电路低通滤波器(Implementation of digital circuit low-pass filter using Verilog language)
    2017-10-11 10:06:40下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载